时序逻辑电路练习题及答案

《时序逻辑电路》练习题及答案

[6.1] 分析图P6-1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P6-1

[解]

驱动方程：311Q K J ==，

状态方程：n

n n n n n n Q Q Q Q Q Q Q 13131311⊕=+=+；

122Q K J ==，

n n

n n n n n Q Q Q Q Q Q Q 12212112

⊕=+=+； 33213Q K Q Q J ==，， n n

n n Q Q Q Q 12313 =+；

输出方程：3Q Y =

由状态方程可得状态转换表，如表6-1所示；由状态转换表可得状态转换图，如图A6-1所示。电路可以自启动。

表6-1

n n n Q Q Q 123 Y Q Q Q n n n 111213+++ n n

n Q Q Q 123 Y Q Q Q n n n 1112

13+++ 0

00 00 1 010 01 1 0010 0100 0110 1000 100 10 1 110 11 1 000 1 011 1 010 1 001 1

图A6-1

电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。

[6.2] 试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。

图P6-2

[解]

驱动方程：21

Q A D =， 2

12Q Q A D = 状态方程：n n Q A Q 21

1

=+， )(122112n n

n n n Q Q A Q Q A Q +==+

输出方程：21Q Q A Y = 表6-2

由状态方程可得状态转换表，如表6-2所示；由状态转换表

可得状态转换图，如图A6-2所示。

电路的逻辑功能是：判断A 是否连续输入四个和四个以上“1”

信号，是则Y=1，否则Y=0。

图A6-2

[6.3] 试分析图P6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。

图P6-3

[解]

321Q Q J =，11=K ； 12Q J =，312Q Q K =； 23213Q K Q Q J ==，

=+11n Q 32Q Q ·1Q ； 211

2

Q Q Q n =++231Q Q Q ； 3232113Q Q Q Q Q Q n +=+ Y = 32Q Q

电路的状态转换图如图A6-3所示，电路能够自启动。

图A6-3

[6.4] 分析图P6-4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A 为输入变量。

n n Q AQ 12 Y Q Q n n 1

112++ 000 00 1 010 01 1 100 11 1 110 10 1 010

100 110 00 1 11 1 100 010

000

图P6-4

[解]

111==K J ，代入到特性方程n n n Q K Q J Q 11

1111+=+，得：n n Q Q 111=+；

122Q A K J +

==，代入到特性方程n n n Q K Q J Q 222212

+=+，得：n

n n Q Q A Q 2112⊕⊕=+；

12122121Q AQ Q Q A Q AQ Q Q A Y +==

由状态方程可得其状态转换表，如表6-4所示，状态转换图如图A6-4所示。

图A6-4

其功能为：当A =0时，电路作2位二进制加计数；当A =1时，电路作2位二进制减计数。

[6.5] 分析图P6-5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P6-5

[解] 驱动方程：

100==K J ， 013201Q K Q Q Q J ==，,

102302Q Q K Q Q J n

n

==，， 032103K Q Q Q Q J ==，

n n Q AQ 12 Y Q Q n n 1

112++ 000 00 1 010 01 1 100 11 1 110 10 1 01 1 100 110 000 110 10 1 010 000

代入特性方程得状态方程：

n n n n Q Q K Q J Q 0000

010=+=+

n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 0

1013012111111++=+=+ n n n n n n n n n n Q Q Q Q Q Q Q Q K Q J Q 0212023222212++=+=+ n n n n n n n n n Q Q Q Q Q Q Q K Q J Q 030123333313+=+=+

输出方程： 0123Q Q Q Q Y =

状态转换表如表6-5所示。 表6-5

状态转换图如图A6-5所示。

图A6-5

由以上分析知，图P6-5所示电路为同步十进制减法计数器，能够自启动。

[6.6] 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。 [解] 如图A6-6所示。

n n n n Q Q Q Q 0123 Y Q Q Q Q n 0n n n 1111213++++ n n n n Q Q Q Q 0123 Y Q Q Q Q n 0n n n 1

111213++++

0000 100 1 1000 011 1 0110 010 1 0100 001 1 1001 1 10000 01110 01100 01010 01000 00110 00100 0010 000 1 1010 101 1 1100 110 1 1110 111 1 00010 00000 01010 10100 00110 11000 01010 11100

图A6-6

[6.7] 在图P6-7电路中,若两个移位寄存器中的原始数据分别为A 3A 2A 1A 0=1001，B 3B 2B 1B 0=0011，试问经过4个CP 信号作用以后两个寄存器中的数据如何？这个电路完成什么功能

?

图P6-7

[解] 两组移位寄存器，每来一个CP ，各位数据均向右移一位。全加器的和返送到A 寄存器的左端输入。全加器的进位输出CO 经一个CP 的延迟反送到全加器的进位输入端CI 。在CP 作用下，各点数据如表P6-7所示。

4个CP 信号作用后，A 3A 2A 1A 0=1100，B 3B 2B 1B 0=0000，电路为四位串行加法器。

4个CP 信号作用后，B 寄存器清零，A 寄存器数据为串行相加结果，而向高位的进位由CO 给出。

表P6-7

[6.8] 分析图P6-8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表6-3-4。

图P6-8

[解] 图P6-8电路为七进制计数器。计数顺序是3－9循环。

CP A 3A 2A 1A 0 B 3B 2B 1B 0 CI S C0 0 100 1 001 1 0 0 1 1 0100 000 1 1 0 1

2 0010 0000 1 1 0

3 100 1 0000 0 1 0

4 1100 0000 0 0 0

[6.9] 分析图P6-9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表6-3-4所示。

图P6-9

[解] 这是一个十进制计数器。计数顺序是0－9循环。

[6.10]试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P6-10。

表P6-10 74LS161、74 LS160功能表

输入输出说明

R EP ET LD CP D3D2D1D0Q3Q2Q1Q0高位在左

D

0 ××××××××0 0 0 0 强迫清除

1 ××0 ↑ D C B A D C B A 置数在CP↑完成

1 0 × 1 ×××××保持不影响O C输出

1 ×0 1 ×××××保持ET=0 ，O C=0

1 1 1 1 ↑××××计数

注：(1)只有当CP=1时，EP、ET才允许改变状态

(2)O c为进位输出，平时为0，当Q3Q2Q1Q0=1111时，O c=1

（74 LS160是当Q3Q2Q1Q0=1001时，O c=1）

[解] 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A6-10(a)、(b)所示。

图A6-10

[6.11]试分析图P6-11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。

图P6-11

[解] M=1时为六进制计数器，M=0时为八进制计数器。

[6.12]图P6-12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题6-10。

图P6-12

[解] A=1时为十二进制计数器，A=0时为十进制计数器。

[6,13]设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。

[解] 见图A6-13。

图A6-13

[6.14]分析图P6-14给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器，74LS290的功能表如表P6-14所示。

图P6-14

表P6-14 74LS290功能表

[解] 图P6-14所示为七进制计数器。状态转换图如图A6-14所示。

A6-14

[6.15] 试分析图P6-15计数器电路的分频比(即Y 与CP 的频率之比)。74LS161的功能表见题6-10。

图P6-15

[解] 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图A6-15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由1001~1111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由0111~1111循环。整个电路为63进制计数器，分频比为1:63。

图A6-15

[6.16] 图P6-16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多

输 入 输 出 R 01 R 02 S 91 S 92 Q 3

Q 2 Q 1 Q 0 1 1 0 × 0 0 0 0 1 1 × 0 0 0 0 0 × × 1 1 1 0

1

×× 0 0 0 0 ×× × 0 × 0 0 × 0 × 计 数

计 数 计 数 计 数

注：将Q 0与CP 1连接,从CP 0 送CP 为8421码；将Q 3与CP 0连接,从CP 1送CP 为5421码

少进制的计数器，两片之间是几进制。74160的功能表见题6-10。

图P6-16

[解] 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片中串联组成71~90的二十进制计数器。

[6.17] 分析图P6-17给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161的功能表见题6-10。

图P6-17

[解] 在出现0=LD 信号以前，两片74LS161均按十六进制计数。即第（1）片到第（2）片之间为十六进制。当第（1）片计为2，第（2）片计为5时产生0=LD 信号，总的进制为5×16＋2＋1＝83。故为八十三进制计数器。计数范围0000000~1010010（83进）。

[6.18] 用同步十进制计数芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系，允许附加必要的门电路。74160的功能表见题6-10表P6-10（即与74LS161相同，仅进制不同，当Q 3Q 2Q 1Q 0=1001时，OC =1，其他情况OC =0）。

[解] 可用多种方法实现，这里给出其中之一，如图A6-18所示。

图A6-18

当计数到364(即0011，0110，0100)时，0=LD ，再来CP 脉冲时计数器全部置入“0”。

[6.19] 试用两片异步二~五~十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表P6-14相同。

[解] 如图A6-19所示。

图A6-19

[6.20] 图P6-20所示电路是用二-十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10kHz。优先编码器74LS147的功能表见表P6-20。74160的功能表与题6-10中表P6-10相同。

图P6-20

表P6-20 74LS147的功能表