计算机组成原理

1、计算机硬件的主要指标包括(多选)ACD

A.机器宇长

B.总线宽度

C.存储容量

D.运算速度

2、下列哪些是计算机组成讨论的问题?ABD

A.如何分析指令

B.如何实现乘法指令

C.程序编写规范

D.如何取指令

3、主存和CPU之间增加高速缓冲存储器的目的是( )ABCD

A.解决CPU和主存之间的速度匹配问题

B.扩大主存容量

C.即扩大主存容量又提高存取速度

D.即扩大主存容量又加快CPU读取速度

4、以下哪几个部件是CPU的必要组成部分?BD

A.总线

B.控制单元

C.存储器

D.算术逻辑单元

5、控制器的组成部分有ABD

A.程序计数器

B.指令寄存器

C.地址寄存器

D.控制单元

6、存放在存储器中的数据按照访问A

A.地址

B.指针

C.哈希

D.索引

7、下列语句中,表述错误的是C

A.1KB=1024B

B.1KB=1024*8B

C.1MB=1024KB

D.1MB=1024*1024B

8、只有当程序要执行时,它才会将源程序翻译成机器语言,而且一次只能读取、翻译并执行源程序中的一行语句,此程序称为B

A.目标程序

B.解释程序

C.汇编程序

D.编译程序

9、一片2MB的磁盘能存储多大的数据C

A.10^(-6)字节

B.2^21位

C. 2 ^21宇节

D.10^ 6字节

10、对于3 2位的计算机,一个宇节由几位组成A

A.8

B.32

C.无法确定

D.16

1、随着硬件技术的发展,计算机的电子器件推陈出新,各种类型和用途的计算机也是琳琅满目,但所有种类计算机依然具有"存储程序”的特点,最早提出这种概念的是B

A.巴贝奇( ChArles BABBAge )

B.冯诺依曼(Von NeumAnn)

C.贝尔(Bell)

D.图炅( AlAn MAthison Turing )

2、下列器件中,是16位处理器D

A.Intel 80486

B.Intel P6000

C.Intel Core I7

D.Intel 8086

3、以下缩写中,不是寄存器的是A

A.CU

B.MQ

C.IR

D.ACC

4、现代的计算机结构与典型的冯诺依曼计算机结构的区别是现代计算机已转化为以为中D

A.外围设备

B.运算器

C.控制器

D.存储器

5、汇编语言与机器语言的对应关系为C

A.多对

B.多对多

C.一对一

D.一对多

6、计算机中那一部分负责指令译码?C

A.输入输出译码电路

B.算术逻辑单元

C.控制单元

D.存储器译码电路

7、当前指令被存放在哪里?A

A.IR

B.MAR

C.PC

D.MDR

8、以下语言中哪一种在计算机上执行最快?D

A.python

B.C++

C.JAVA

D.汇编语言

9、冯诺依曼机工作方式的基本特点是B

A.堆栈操作

B.按地址访问并顺序执行指令

C.存储器按内容选择地址

D.无正确答案

10、以下哪个术语不是用来评价CPU的性能B

A.MIPS

B.MAR

C.CPI

D.FLOPS

11、计算机系统是一个由硬件,软件组成的多级层次结构,它在各个层次上可以抽象为不同的机器,通常可抽象为微程序机器MO(微指令系统)、传统机器M1(机器语言机器)、虚拟机

器M2 (操作系统机器)、虚拟机器M3(汇编语言机器)、虚拟机器M4(高级语言机器)，其中微程序机器MO (微指令系统)的执行的功能是:A

A.由硬件直接执行微指令

B.用汇编程序翻译成机器语言程序

C.用机器语言解释操作系统

D.用微程序解释机器指令速度

12计算机系统中有很多条指令,不同指令主机完成一条指令的过程也不尽相同,以下是某

指令的执行过程.C

A.存数指令

B.乘法指令

C.取数指令

D.加法指令

13、计算机的运算速度与许多因素有关,如机器的主频、执行什么样的操作等。MIPS是衡量计算机运行速度普遍采用的计量单位。假想，机器A每秒能执行200万条指令，记做2MIPS，机器B每秒能执行500万条指令，记做5MIPS。在这两台机器上，运行同-程序时，两条机器上所用时间 B

A.B机器用的时间短

B.无法确定

C.A机器用的时间短

D.A机器B机器所用时间相同

14、计算机硬件的主要指标包括(多选)ACD

A.机器宇长

B.总线宽度

C.运算度

D.存储容量

15、( 1 )按摩尔定律，微芯片上集成的晶体管数目每3年翻(4 )倍。

( 2)世界上第一个8位通用微处理器是( 1974)年问世的(答案格式如: 1964 )。

(3)第一台微型计算机(IBMPC)是(1979)年问世的(答案格式如: 1964 )。

1、相对于单总线结构,多总线结构解决了__速度不匹配的问题。B

A.地址总线与数据总线

B.CPU、主存与V/O设备间

C.寄存器与ALU

D.I/O设备间

2、总线通信控制的四种方式不包括D

A.异步通信

B.半同步通信

C.同步通信

D.DMA通信

3、衡量总线本身所能达到最高传输速率的重要指标是A

A.总线带宽

B.信号线数

C.总线宽度

D.总线复用

4、"BS :总线忙”信号的建立者是D

A.CPU

B.总线控制器

C.发起总线请求的设备

D.获得总线控制权的设备

5、在计数器定时查询方式下,若每次计数都是从0开始，则C

A.无法确定设备优先级

B.设备号越大优先级越高

C.设备号越小优先级越高

D.每个设备的优先级相同

6、在三种集中式总线控制中，()方式对电路故障最敏感。C

A.独立请求

B.计数器式定时查询

C.链式查询

D.都一样

7、总线的异步通信方式是A

A.不采用时钟信号,只采用握手信号

B.不采用时钟信号,不采用握手信号

C.只采用时钟信号,不采用握手信号

D.即采用时钟信号,又采用握手信号

8以下为____总线判优方式的接线图D

A.计数器定时查询

B.独立请求方式

C.某种分布式判优

D.链式查询方式

9在上图所示读命令中, T3时钟周期执行的操作是B

A.主模块发出地址

B.从模块提供数据

C.主模块发读命令

D.主模块撤销读命令,从模块撤销数据

10、系统总线是连接计算机内各大部件的信息传输线,该总线按传输内容的不同又分为ACD

A.数据总线

B.传输总线

C.地址总线

D.控制总线

1、下列不属于集中控制优先权仲裁方式的为D

A.链式查询

B.独立请求方式

C.计时器定时查询

D.同步查询

2、下列不属于片内总线连接的是A

A.CPU与内存间

B.CPU芯片内部

C.寄存器与算逻单元之间

D.寄存器与寄存器间

3、在计算机的总线中,不同信号在同一条信号线上分时传输的方式称为D

A.并行传输

B.串行传输

C.并行或串行传输

D.总线复用

4、连接CPU内各寄存器、控制器及算数逻辑运算单元等部件的总线统称为A

A.片内总线

B.控制总线

C.系统总线

D.数据总线

5以下为__总线判优方式的接线图:C

A.此独立请求方式

B.链式查询方式

C.计数器定时查询

D.某种分布式判优

6下图表示了异步通信中请求与应答的互锁关系下列说法正确的是D

A.是不互锁(2)是全互锁(3)是半互锁

B.是全互锁(2)是不互锁(3)是是半互锁

C.是半互锁(2)是不互锁(3)是全互锁

D.是不互锁(2)是半互锁(3)是全互锁

7、下列选项中的英文缩写均为总线标准的是AD

https://www.sodocs.net/doc/7a18849890.html,B

B.MIPS

C.CPI

D.ISA

8、一个总线传输周期包括几个阶段ACD

A.结束阶段

B.握手阶段

C.寻址阶段

D.传输阶段

9、下列选项中的英文缩写均为总线标准的是ACD

A.ISA

B.MIPS

C.PCI

D.AGP

10、所谓的三总线结构的计算机中的“三总线”包含ACD

A.DMA总线

B.数据线

C.I/O总线

D.主存总线

1、在异步串行传输系统中,假设每秒传输120个数据帧，其字符格式规定包含1个起始位, 7个数据位, 1个奇偶校验位, 1个终止位,则波特率为C

A.800Bps

B.900Bps

C.1200Bps

D.600Bps

2、在异步传输系统中,若字符格式为: 1位起始位、8位数据位、1位奇偶校验位、1位终止位,假设波特率为1200Bps，则比特率为B

A.1320Bps

B.872.7 2Bps

C. 1 200Bps

D.981.81Bps

3、DMA总线用于之间交换信息C

A.I/O设备间

B.CPU与主存

C.主存与VO设备

D.CPU与I/O设备

4、衡量总线本身所能达到最高传输速率的重要指标是C

A.总线复用

B.总线宽度

C.总线带宽

D.信号线数

5、总线复用方式可以A

A.减少总线中信号线的数量

B.提高总线的传输带宽

C.增加总线的功能

D.实现并行传输

6、通常将完成一次总线操作的时间称为总线周期,可以分为4个阶段,一个总线周期各阶段执行的优先次序是A

A.申请分配寻址传数结束

B.申请分配-传数寻址-结束-

C.寻址申请分配传数结束

D.寻址申请分配传数结束

7、以下为____总线判优方式的接线图B

A.链式查询方式

B.独立请求方式

C.某种分布式判优

D.计数器定时查询

8、控制总线中常见的控制信号包括ABCD

A.总线请求

B.中断请求

C.存储器写

D.传输响应

9、控总线特性包括ACD

A.电气特性

B.控制特性

C.机械特性

D.时间特性

10、按连接部件不同,总线通常可分为以下哪些种BD

A.地址线

B.系统总线

C.控制线

D.通信总线

1、从用户角度，存储器的主要性能指标不包括C

A.每位价格

B.速度

C.存取方式

D.容量

2、某一RAM芯片,其容量为1Kx4位,除电源和接地端外,该芯片引出线的最少数目为:A

A.16

B.14

C.10

D.12

3、下列说法错误的是C

A.动态RAM需要再生,故需配置再生电路

B.动态RAM的价格比静态RAM的价格便宜

C.动态RAM比静态RAM速度稿

D.动态RAM的功耗比静态RAM小

4、DRAM的刷新方式,是以为单位进行的C

A.存储单元

B.列

C.行

D.行或者列

5、一般的虚拟存储器系统是由两级存储器构成A

A.主存一辅存

B.寄存器一缓存

C.缓存一主存

D.缓存一辅存

6、计算机的存储系统采用分级方式主要是为了A

A.解决容量、速度、价格三者之间的矛盾。

B.方便计算机硬件扩展

C.方便硬件更新换代

D.方便程序设计人员编程

7、下列选项中, 一般不属于CPU与主存间连线的是B

A.地址总线

B.扩展总线

C.数据总线

D.读写控制线

8、某存储器容量为32K*16位，则D

A.地址线为32根,数据线为16根

B.地址线为16根,数据线为32根

C.地址线为16根，数据线为15根

D.地址线为15根,数据线为16根

9、和辅存相比,主存的特点是D

A.容量大,速度快，成本低

B.容量小,速度快,成本低

C.容量大，速度快，成本高

D.容量小，速度快，成本高

10、为了提高存储器的带宽,可以采用的方式有AD

A.增加存储体

B.减少存储体

C.缩短存储字长

D.增加存储字长

11、下列各类存储器中，属于随机存取存储器的是BD

A.CDROM

B.DRAM

C.HArDDisk

D.SRA M

12、某机器1的字长为32位,它的每一一个存储字包含4个可独立寻址的字节,其地址分配如下图(左)所示。某机器2的字长为16位,字地址是2的整数倍,它用低位字节的地址来表示字地址，如下图(右)所示。以下说法正确的是BCD

A.设地址线24根，对于机器2 ,按字寻址4M

B.设地址线24根，对于机器2 ,按字寻址8M

C.设地址线24根，对于机器1 ,按字寻址4M

D.设地址线24根，对于机器1,按字节寻址2^24 = 16M

1、存储宇长都取_C

A.2的倍数(如2,4,6... )

B.无限制

C.8的倍数

D.8

2、层次主要解决了CPU和主存速度不匹配问题。D

A.无正确答案

B.CPU-辅存

C.主存-辅存

D.缓存主存

3、下列存储器中, CPU不能直接访问的是C

A.寄存器

B.CAChe

C.硬盘

D.RAM

4、下列说法错误的是_C

A.动态RAM行、列地址按先后顺序输送,减少了芯片引脚,封装尺寸也减少

B.静态RAM的价格比动态RAM的价格高

C.动态RAM的集成度低于静态RAM的集成度

D.动态RAM的速度比静态RAM的速度低

5、动态RAM的刷新有集中刷新,分散刷新,异步刷新之分。以下为某动态RAM的的刷新时间分配示意图如下它的刷新方式为A

A.分散刷新

B.集中刷新

C.异步刷新

D.上图不是刷新时间分配图

6、以下不属于主存基本组成的是A

A.CU

B.读写电路

C.存储体

D.译码器

7、Intel2114的外特征图,我们可知其存储容量为B

A.2KX4位

B.1Kx4位

C.1K x 4字节

D.1K x 10位

8现代计算机中通常会将图中的___制作在CPU芯片中A

A.MAR和MD R

B.所有器件

C.地址总线、数据总线

D.驱动器、译码器、读写电路

9、某计算机机器字长为16位它的存储容量是128KB，按字编址,它的寻址范围是A

A.64K

B. 3 2K

C.64KB

D.32KB

10、下列关于半导体存储器的特点说法正确的是BCD

A.存取时间长

B.功耗低

C.具有易失性

D.存取时间短

11、以下关于动态RAM和静态RAM刷新操作的描述正确的是BD

A.动态RAM和静态RAM都不需要刷新

B.静态RAM不需要刷新

C.动态RAM和静态RAM都需要刷新

D.动态RAM需要刷新

12、某机器1的字长为32位,它的每一-个存储字包含4个可独立寻址的字节，其地址分配如下图(左)所示。某机器2的字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图(右)所示。以下说法正确的是BCD

A.设地址线24根，对于机器1 ,按字寻址8M

B.设地址线24根，对于机器2 ,按字寻址8M

C.设地址线24根，对于机器1 ,按字寻址4M

D.设地址线24根，对于机器1,按字节寻址2^24 = 16M

1、若某种编码的最小距离为四,则其检错能力和纠错能力可能为C

A.检错两位,纠错两位

B.检错三位,纠错两位

C.检错两位,纠错一位

D.检错一位,纠错两位

2、设由四个模块组成的四体存储器结构，每个体的存储字长为16位,存取周期为250ns ,假数据总线宽度为16位，总线传输周期为50ns试求顺序存储和交叉存储的带宽分别为__ Bps D

A. 1.6*10^8和6.4*10^7

B. 6.4*10^8和1.6*10^8

C. 6.4*10^7和1.6*10^7

D. 6.4*10^7和1.6*10^8

3、磁表面存储器的平均寻址时间通常是指C

A.磁头读写时间

B.寻道时间

C.平均寻道时间+平均等待时间

D.等待时间

4、已知接收到的海明码为0100111 (按配偶原则配置),则欲传送的信息是，D

A.0011

B.0100

C.0111

D.0101

5、设机器字长为32位,存储容量为16MB , 若按双字编址,其导址范围是A

A.2M

B.4M

C.1M

D.8M

6、交叉编址的存储器实质能执行独立的语写操作A

A.并行,多个

B.并行，一个

C.串行,多个

D.串行,一个

7、某存储器容量为16K* 16位,则B

A.地址线为32根,数据线为16根

B.地址线为14根,数据线为16根

C.地址线为15根,数据线为16根

D.地址线为16根,数据线为32根

8、采用八体并行低位交叉存储器，设每个体的存储容量为32K* 16位,存取周期为400ns ,总线传输周期为50ns ,在下列说法中正确的是A

A.无正确答案

B.在50ns内,存储器能向CPU提供256位二进制信息

C.在50ns内,存储器能向CPU提供128位二进制信息

D.在50ns内，存储器能向CPU提供512位二进制信息

9、EPROM是以下哪种存储器的缩写A

A.可擦洗可编程只读存储器

B.掩模只读存储器

C.次性编程只读存储器

D.无正确答案

10、存储器容量的扩展方式般包含BCD

A.频率扩展

B.宇扩展

C.位扩展

D.字、位扩展

11、在存储器与CPU的连接过程中,以下哪些连线是需要考虑的ABCD

A.地址线

B.数据线

C.读/写命令线

D.片选线

12、以下措施可以提高访存速度的是ABC

A.采用层次结构CAChe-主存

B.调整主存结构

C.采用高速器件

D.都不可以

1、由主存地址映射到CAChe地址的常见方式不包括C

A.全相联映射

B.直接映射

C.分散映射

D.组相联映射

2、假设CPU执行某段程序时,共访问CAChe命中1000次,访问主存20次。已知CAChe的存取周期是20ns ,主存的存取周期为100ns。则CAChe-主存系统的命中率、命中效率和平均访向时间分别为D

A.0.9800,92.73% , 21.568ns

B.0.9800 ,92.73% , 21. 600ns

C.0.9800,92.59% , 21.600ns

D.0.9804,92.73% , 21.568ns

3、主存与缓存地址中都用B位表示其块内宇数即B=2B反映了块的大小，成B为块长,主存的块数M ,与缓存的块数C的关系为B

A.M略大于C

B.M远大于C

C.M与C数值必须严格相等

D.M与C之间无固定大小关系

4、CAChe主要由CAChe存储体，地址映射变换机构, CAChe替换机构几大模块组成。其中CAChe替换机构的作用是D

A.已块为单位存储与主存交换的信息

B.将CPU送来的主存地址转换为CAChe地址

C.将CAChe地址转换为主存地址送到地址总线

D.当CAChe内容已满，无法接受来自主存块的信息时，就有本机构，按一定的替换算法

来确定应从CAChe内移出哪个块返回主存,而把新的主存块调入CAChe

5、CAChe的读操作的过程可用如下流程图来描述。当CPU发出主存地址后,首先判断该存储字是否在CAChe中。若命中，直接访问CAChe，将该宇送至CPU ;若末命中，则执行操作D

A.CAChe向CPU发出中断,通知其读操作不合法

B.只访问主存取出信息送CPU

C.将该字所在的主存装入CAChe (由CAChe是否已满，决定是否执行替换算法腾出空位) ,

然后再次访问CAChe存取出信息送CPU

D.-方面要访问主存,将该字传送给CPU,与此同时，要将该字所在的主存块装入CAChe,如果

此时CAChe已满,就要执行替换算法，腾出空位

6.下图表示出来方式下，主存与缓存中宇块的对应关系C

A.组相联映射

B.直接映射

C.全相联映射

D.这不是映射关系

7、假设某计算机存储系统的主存的地址编址为M个宇块,每个字块含B个字。则可推知

A.CAChe编址为M个字块B

B.CAChe的每个宇块有B个字

C.CAChe编址为B个宇块

D.CAChe的每个字块有M个字根

8、假设某计算机的存储系统由CAChe和主存组成，某程序执行过程中访存1000次r其中CAChe未命中20次，则CAChe的命中率是B

A.2%

B.98%

C.95%

D.9.8%

9、在主存和CAChe的几种不同的地址映射方式中, CAChe的利用率最高的是C

A.直接映射

B.组相联映射

C.全相联映射

D.都一样

10、以下关于CPU与主存之间的缓存描述正确的是ABC

A.能够缓解CPU与主存之间的速度差异

B.依据程序访问的局部性原理设计

C.能够避免CPU与I/O设备争抢主存

D.为了增加主存的存储容量

11、辅助存储器作为主存的后援设备又称为外部存储器,简称外存，它与主存一起组成了存储器系统的主存-辅存层次。目前，广泛用于计算机系统的辅助存储器有BD

A.RAM

B.光盘

C.CPU

D.硬盘

12、与采用写回法的系统相比,采用写直达法的算法的特点有BD

A.对CAChe中一个数据块的多次写操作只需次写入主存

B.CAChe的数据始终与主存保持一致

C.读操作时涉及到对主存的写操作

D.写操作的时间就是访问主存的时间

1、下列用到程序局部性原理的替换算法是A

A.近期最少使用算法

B.先进先出算法

C.随机法

D.都没用到

2、CAChe主要由CAChe存储体,地址映射变换机构, CAChe替换机构几大模块组成。其中CAChe 替换机构的作用是D

A.将CAChe地址转换为主存地址送到地址总线

B.将CPU送来的主存地址转换为CAChe地址

C.已块为单位存储与主存交换的信息

D.当CAChe内容已满,无法接受来自主存块的信息时,就有本机构,按一定的替换算法来确

定应从CAChe内移出哪个块返回主存,而把新的主存块调入CAChe

3、下图表示出来方式下,主存与缓存中宇块的对应关系A

A.直接映射

B.组相联映射

C.全相联映射

D.这不是映射关系

4、假设某计算机存储系统的主存的地址编址为M个字块,每个字块含B个字。则可推知D

A.CAChe编址为B个字块

B.CAChe编址为M个字块U

C.CAChe的每个字块有M个字

D.CAChe的每个字块有B个字

5、在主存和C AChe的几种不同的地址映射方式中，CAChe的利用率最低的是D

A 全相联映射

B 组相联映射

C 都- -样

D 直接映射

6、缓存的地址映射中,若主存中的任一块只能固定映射到某一缓存块中,则称作B

A.全相联映射

B.直接映射

C.任意映射

D.组相连映射

7、与采用写直达法的系统相比,采用写回法的算法的特点有AB

A.增加了CAChe的复杂性

B.对CAChe中一个数据块的多次写操作只需一次写入主存

C.CAChe的数据始终与主存保持一致

D.写操作的时间就是访问主存的时间

8、以下关于CPU与主存之间的缓存描述正确的刀三_BC

A.不能够避免CPU与VO设备争抢主存

B.能够缓解CPU与主存之间的速度差异

C.依据程序访问的局部性原理设计

D.为了增加主存的存储容量

9、CAChe的写操作有以下哪几种方法AC

A.写直达法

B.直接映射法

C.写回法

D.全相联映射法

10、假设缓存的工作速度为主存的5倍,缓存的命中率为80% ,则采用缓存后,存储器的性能是原来的倍A

A. 2.78

B. 4

C. 3.57

D. 5

12、假设某计算机的存储系统由CAChe和主存组成，某程序执行过程中访存500次,其中CAChe

未命中10次,则CAChe的命中率是D

A.2%

B.9.8%

C.95%

D.98%

1、输入输出系统的发展概况可表示为D

A.早期阶段- -> 具有通道结构的阶段一> 具有1O 处理机的阶段一> 接口模块和DMA阶

段

B.早期阶段- -> 具有通道结构的阶段一> 接口模块和DMA阶段一> 具有/O处理机的阶段

C.早期阶段一> 接口模块和DMA阶段一> 具有1/O处理机的阶段一> 具有通道结构的阶

段

D.早期阶段- -> 接口模块和DMA阶段-> 具有通道结构的阶段一> 具有VO处理机的阶段

2、图中I/O设备与主机的联系方式为D

A.立即响应

B.无正确答案

C.同步工作

D.异步并行

3、当主机发生I/O操作时, CPU和IO外设串行工作的控制方式是A

A.程序查询方式

B.程序中断方式

C.DMA方式

D.三种方式都是

4、在程序查询的输入输出系统中1假设不考虑处理时间,每个查询操作需要100个时钟周期, CPU的时钟频率为50MHz。CPU对鼠标每秒进行30次查询,则CPU对鼠标查询所花费的时间比率为__ P193 D

A.0.01%

B.0.001%

C.0.06%

D.0.006%

5.参图I/O设备通常可以分为三类,分别是D

A.硬件层、内核层、应用层

B.TCPVIP、SoCket、MAC

C.字符设备、块设备、网络设备

D.人机交互设备、计算机信息的存储设备、机一机通信设备

6、参照图,,下面是对设备选择线的描述A

A.是用来传送设备码的,它的根数取决于I/O指令中设备码的位数。

B.是1/0设备与主机之间数据代码的传送线，其根数-般等于存储字长的位数或字符的位

数，它通常是双向的，也可以是单向的。

C.主要用以传输CPU向设备发送的各种命令信号,如启动、清除、屏蔽、读、写等。它是

一组单线总线,其根数与命令信号多少有关。

D.是将I/O设备的状态向主机报告的信号线，例如，设备是否准备就绪，是否向CPU发出

中断请求等。它也是一组单线总线。

7、图中的I/O总线包括数据线、设备选择线、命令线和状态线。下面是对状态线的描述B

A.是1/O设备与主机之间数据代码的传送线，其根数-般等于存储字长的位数或字符的位

数,它通常是双向的，也可以是单向的

B.是将I/O设备的状态向主机报告的信号线，例如，设备是否准备就绪，是否向CPU发出

中断请求等。它也是一组单线总线

C.是用来传送设备码的，它的根数取决于I/O指令中设备码的位数

D.主要用以传输CPU向设备发送的各种命令信号，如启动、清除、屏蔽、读、写等。它

是一组单线总线，其根数与命令信号多少有关。

8、接口通常应具有选址、传送命令、传送数据、反应I/O设备状态等功能。关于选址功能,下面描述正确的是B

A.当CPU向I0设备发出命令时,要求I/O设备能做出响应,如果I/O接口不具备此功能,那么

设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器。B.此功能是为了使CPU能及时了解各1/O设备的工作状态,接口内必须设置-些反映设备工

作状态的触发器。，

C.由于接口处于主机与/O设备之间，因此数据必须通过接口才能实现主机与/O设备之间

的传送。为实现此功能,要求接口中具有数据通路,这种数据通路还应具有缓冲能力，即将数据暂存在接口内

D.由于I/O总线与所有设备的接口]电路相连，此功能是用以确定CPU究竟选择哪台设备，

通过设备选择线上的设备码来确定

9、关于传送数据功能,描述正确的是C

A.当CPU向I0设备发出命令时，要求I/O设备能做出响应，如果I/0接口不具备此功能，

那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器B.由于I/O总线与所有设备的接口电路相连，此功能是用以确定CPU究竟选择哪台设备，

通过设备选择线上的设备码来确定

C.由于接口处于主机与I/O设备之间，因此数据必须通过接口才能实现主机与I/O设备之

间的传送。为实现此功能，要求接口中具有数据通路,这种数据通路还应具有缓冲能力，即将数据暂存在接口内。

D.此功能是为了使CPU能及时了解各I/O设备的工作状态，接口内必须设置一些反映设备

工作状态的触发器

10、I/O 指令的命令码一般可以表述的情况有ABCD

A.形成某些操作命令

B.将数据从I/O设备输入主机

C.将数据从主机输出至I/O设备

D.状态测试

11、打印机的分类方法很多,下列是按照打字局理进行分类的是AC

A.非击打式

B.点阵式

C.击打式

D.并行式

12、程序查询方式是由CPU通过程序不断查询I/O接口是否已做好准备,从而控制I/O设

备与主机交换信息。流程如图所示，关于程序。查询方式的特点,下列说法正确的是ABC

A.CPU在反复查询过程中，犹如就地“踏步”

B.只要一启动I/O设备，CPU便不断查询I/O设备的准备情况，从而终止了原程序的执行。

C.CPU和IO设备处于串行工作状态, CPU的工作效率不高

D.CPU执行程序与VO设备做准备是同时进行的，不会出现“踏步”现象

1、主机和设备传送数据时,采用( ) ,主机与设备是串行工作的。A

A.程序查询方式

B.中断方式

C.DMA方式

D.以上答案均不正确

2、中断服务程序的流程可表示为D

A.保护现场- >中断服务一-> 中断返回一> 恢复现场

B.中断服务一> 保护现场->中断返回一>恢复现场

C.中断服务一- >保护现场一> 恢复现场一>中断返回

D.保护现场一>中断服务一> 恢复现场->中断返回

3、中断向量地址是()C

A.子程序入口地址

B.中断服务程序入口地址

C.中断服务程序入口地址的地址

D.以上答案均不正确

4、当内存和外设之间进行信息传输时,不需要CPU参与的控制方式是C

A.程序查询方式

B.程序中断方式

C.DMA方式

D.三种方式都需要

5、I/0与主机交换信息的方式中DMA方式的特点是A

A.CPU与设备并行工作,传送与主程序并行工作

B.CPU与设备串行工作,传送与主程序并行工作

C.CPU与设备并行工作，传送与主程序串行工作

D.CPU与设备串行工作,传送与主程序串行工作

6、以串行接口对8位ASCI码进行传送,带1位开始位、1位奇偶检验位和2位停止位,当波特率为9600波特时，字符传送率为字符/s A

A.800

B.480

C.1200

D.1371

7、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一-个硬件电路及其相应的软件控制。接口通常应具有选址、传送命令、传送数据、反应/O设备状态等功能。下面关于传送数据功能，描述正确的是A

A.由于接口处于主机与1O设备之间,因此数据必须通过接口才能实现主机与/O设备之间

的传送。为实现此功能,要求接中具有数据通路,这种数据通路还应具有缓冲能力,即将数据暂存在接口内。

B.由于1/O总线与所有设备的接口]电路相连,此功能是用以确定CPU究竟选择哪台设备，

通过设备选择线上的设备码来确定。

C.当CPU向IO设备发出命令时,要求I/O设备能做出响应,如果VO接口不具备此功能,那么

设备将无法响应,故通常在1/O接口中设有存放命令的命令寄存器以及命令译码器

D.此功能是为了使CPU能及时了解各1/O设备的工作状态,接口内必须设置一些反映设备

作状态的触发器

8、接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。V/O接通常,指主机与1/O设备之间设置的一个硬件电路及其相应的软件控制。接口通常应具有选址、传送命令、传送数据、反应I/O设备状态等功能。关于反应I/O设备状态功能,下面描述正确的是D

A.由于I/O总线与所有设备的接]电路相连,此功能是用以确定CPU究竟选择哪台设备,通过

设备选择线上的设备码来确定。

B.由于接口处于主机与1O设备之间,因此数据必须通过接C ]才能实现主机与I/O设备之间

的传送。为实现此功能，要求接口中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口内。

C.当CPU向IO设备发出命令时，要求I/O设备能做出响应，如果VO接口不具备此功能,

那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器D.此功能是为了使CPU能及时了解各VO设备的工作状态,接口内必须设置些反映设备工

作状态的触发器

9、通道程序是由( )组成B

A.1/O指令

B.通道控制字(或称通道指令)

C.通道状态字

D.以.上答案都不正确

10、I/O指令的命令码一般可以表述的情况有ABC

A.形成某些操作命令

B.将数据从I/O设备输入主机

C.将数据从主机输出至I/O设备

D.逻辑运算

11、I/O 设备与主机交换信息的常见控制方式包括方式ABC

A.中断

B.程序查询

C.DMA

D.随机

12、I/O设备与主机之间的联络方式包括( )ABC

A.立即响应

B.异步工作采用应答信号

计算机组成原理_第四版课后习题答案(完整版)[]

第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储 容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

计算机组成原理第四章作业答案

第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

计算机组成原理第五版 白中英(详细)第5章习题参考答案

第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：

STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：

PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：

5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：

计算机组成原理(新)

《计算机组成原理》模拟题 一.单选题 1.在多级存储体系中,”cache—主存”结构的作用是解决()的问题. A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配 [答案]:D 2.用32位字长(其中1位符号位)表示定点小数是,所能表示的数值范围是(). A.[0,1-2-32] B.[0,1-2-31] C.[0,1-2-30] D.[0,1] [答案]:B 3.某计算机字长16位,它的存贮容量是64KB,若按字编址,那么它的寻址范围是(). A.0-64K B.0-32K C.0-64KB D.0-32K [答案]:B 4.50年代,为了发挥()的效率,提出了()技术,从而发展了操作系统,通过它对()进行管理和调度. A.计算机,操作系统,计算机 B.计算,并行,算法 C.硬件设备,多道程序,硬软资源 D.硬件设备,晶体管,计算机 [答案]:C 5.某SRAM芯片,存储容量为64x16位,该芯片的地址线和数据线数目为(). A.64,16 B.16,64 C.64,8 D.16,16 [答案]:D 6.用64位字长(其中1位符号位)表示定点小数时,所能表示的数值范围是(). A.[0,264-1] B.[0,263-1] C.[0,262-1] D.[0,263] [答案]:B

7.CD—ROM光盘是()型光盘,可用做计算机的()存储器和数字化多媒体设备. A.重写,内 B.只读,外 C.一次,外 D.多次,内 [答案]:B 8.CPU主要包括(). A.控制器 B.控制器.运算器.cache C.运算器和主存 D.控制器.ALU和主存 [答案]:B 9.EPROM是指(). A.读写存储器 B.只读存储器 C.闪速存储器 D.光擦除可编程只读存储器 [答案]:D 10.描述Futurebus+总线中基本概念不正确的句子是(). A.Futurebus+总线是一个高性能的同步总线标准 B.基本上是一个异步数据定时协议 C.它是一个与结构.处理器.技术有关的开发标准 D.数据线的规模在32位.64位.128位.256位中动态可变 [答案]:A 11.描述PCI总线中基本概念不正确的句子是(). A.HOST总线不仅连接主存,还可以连接多个CPU B.PCI总线体系中有三种桥,它们都是PCI设备 C.从桥连接实现的PCI总线结构不允许许多条总线并行工作 D.桥的作用可使所有的存取都按CPU的需要出现在总线上 [答案]:C 12.在某CPU中,设立了一条等待(WAIT)信号线,CPU在存储器周期中T的φ的下降沿采样WAIT线,请在下面的叙述中选出正确描述的句子：(). A.如WAIT线为高电平,则在T2周期后不进入T3周期,而插入一个TW周期 B.TW周期结束后,不管WAIT线状态如何,一定转入了T3周期 C.TW周期结束后,只要WAIT线为低,则继续插入一个TW周期,直到WAIT线变高,才转入T3周期 D.有了WAIT线,就可使CPU与任何速度的存贮器相连接,保证CPU与存贮器连接时的时序配合

计算机组成原理第五版 白中英(详细)第4章习题参考答案

第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。

计算机组成原理试题库集及答案

计算机组成原理试题库集及答案

第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：

计算机组成原理第四章课后题参考答案教程文件

计算机组成原理第四章课后题参考答案

第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；

④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。

6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；

D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中

计算机组成原理第五章单元测试(含答案)

第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址

D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号

计算机组成原理实验

实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。

在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址

计算机组成原理第五章答案

5 ．4 教材习题解答 １．如何区别存储器和寄存器？两者是一回事的说法对吗？ 解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数 据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。 ２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有 哪些层次？ 解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价 存储系统和结构 第5 章 129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系 统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高 速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速 缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅

存存储层次（虚拟存储系统）。 ３．什么是半导体存储器？它有什么特点？ 解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。 半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的 信息会因为断电而丢失。 ４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异 同点？ 解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其 进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４个和单个MOS 管组成，利用栅极电容存储信息，需要定时刷新。 ５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？ 解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电 荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷， 这个过程就叫做刷新。

计算机组成原理实验完整版

河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日

一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。

为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址

计算机组成原理第四章单元测试题

存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H

8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位

计算机组成原理实验五

上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。

计算机组成原理课后答案(白中英主编_第五版_立体化教材)_2

（ 2 = = = （ 2 = = = （ 2 = = = 第二章 1．（1） 35 =?100011） [ 35]原 10100011 [ 35]补 11011100 [ 35]反 11011101 （2） [127]原＝01111111 [127]反＝01111111 [127]补＝01111111 （3） 127 =?1111111） [ 127]原 11111111 [ 127]补 10000001 [ 127]反 10000000 （4） 1 =?00000001） [ 1]原 10000001 [ 1]补 11111111 [ 1]反 11111110 2．[x]补 = a 0. a 1a 2…a 6 解法一、 （1） 若 a 0 = 0, 则 x > 0, 也满足 x > -0.5 此时 a 1→a 6 可任意 （ 2） 若 a 0 = 1, 则 x <= 0, 要满足 x > -0.5, 需 a 1 = 1 即 a 0 = 1, a 1 = 1, a 2→a 6 有一个不为 0 解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 100000 （1） 若 x >= 0, 则 a0 = 0, a 1→a 6 任意即可； （2） [x]补 = x = a 0. a 1a 2…a 6 （2） 若 x < 0, 则 x > -0.5 只需-x < 0.5, -x > 0 [x]补 = -x, [0.5]补 = 01000000 即[-x]补 < 01000000 a 0 * a 1 * a 2 a 6 + 1 < 01000000

计算机组成原理课后答案第四章_庞海波

第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编

计算机组成原理5

CPU 组成与机器指令执行实验 一、实验目的 （1）将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机；（2）用微程序控制器控制模型机数据通路； （3）通过CPU 运行九条机器指令（排除中断指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验用到前面四个实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。因此，在基本实验中，这是最复杂的一个实验，也是最能得到收获的一个实验。在前面的实验中，实验者本身作为“控制器”，完成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来完成。CPU 从内存取出一条机器指令到执行指令结束的一个机器指令周期，是由微指令组成的序列来完成的，即一条机器指令对应一个微程序。 三、实验要求 （1）对机器指令系统组成的简单程序进行译码。 将下表的程序按指令格式手工汇编成十六进制机器代码，此项任务应在预习时完成。完成表1. （2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序产生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组 RF，数据通路上的RS1、RS0、RD1、RD0 应分别与IR3 至IR0 连接，WR1、WR0 也应接到IR1、IR0 上。 开关控制 控制台时序发生器 时序信号 开关控制指示灯信号控制信号时序信号 控制信号 微程序控制器数据通路 指令代码、条件信号 图13 模型计算机连线示意图 （3）将上述任务（1）中的程序机器代码用控制台操作存入内存中，并根据程序的需要，用数码开关SW7—SW0 设置通用寄存器R2、R3 及内存相关单元的数据。注意：由于设置通用寄存器时会破坏内存单元的数据，因此一般应先设置寄存器的数据，再设置内存数据。 （4）用单拍（DP）方式执行一遍程序，列表记录通用寄存器堆RF 中四个寄存器的数据，以及由STA 指令存入RAM 中的数据（程序结束后从RAM 的相应单元中读出），与理论分析值作对比。单拍方式执行时注意观察微地址指示灯、IR/DBUS 指示灯、AR2／AR1 指示灯和判断字段指示灯的值，以跟踪程序中取指令和执行指令的详细过程（可观察到每一条微指令）。 （5）以单指（DZ）方式重新执行程序一遍，注意观察 IR/DBUS 指示灯、AR2/AR1

最新计算机组成原理作业讲解1-4章-答案

1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？ 略。 1．2 你学习计算机知识后，准备做哪方面的应用？ 略。 1．3 试举一个你所熟悉的计算机应用例子。 略。 1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？ 略。 1．5 计算机硬件系统的主要指标有哪些？ 答：机器字长、存储容量、运算速度、可配置外设等。 答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。 1．6 什么是机器字长？它对计算机性能有哪些影响？ 答：指CPU一次能处理的数据位数。它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。 1．7 什么是存储容量？什么是主存？什么是辅存？ 答：存储容量指的是存储器可以存放数据的数量（如字节数）。它包括主存容量和辅存容量。 主存指的是CPU能够通过地址线直接访问的存储器。如内存等。 辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。 1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次。（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。 （2）计算机中的核心部件，它执行程序中的指令。它具有加法、测试和控制其他部件的功能。 （3）计算机的一个组成部分，运行态的程序和相关数据置于其中。 （4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。 （5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。 （6）在一个芯片中集成几十万到上百万个晶体管的工艺。 （7）管理计算机中的资源以便程序在其中运行的程序。 （8）将高级语言翻译成机器语言的程序。 （9）将指令从助记符号的形式翻译成二进制码的程序。 （10）计算机硬件与其底层软件的特定连接纽带。 供选择的词或短语： 1、汇编器 2、嵌入式系统 3、中央处理器（CPU） 4、编译器 5、操作系统 6、控制器 7、机器指令 8、台式机或个人计算机 9、主存储器10、VLSI 答：（1）8，（2）3，（3）9，（4）6，（5）2， （6）10，（7）5，（8）4，（9）1，（10）7 计算机系统有哪些部分组成？硬件由哪些构成？ 答：计算机系统硬件系统和软件系统组成。 硬件由控制器、存储器、运算器、输入设备和输出设备五大部件构成 1．9 冯·诺伊曼V on Neumann计算机的主要设计思想是什么？ 略。 1．10 计算机硬件有哪些部件，各部件的作用是什么？

计算机组成原理习题 第五章

第五章 一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。

若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫 做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。 二．选择题