单片机IO口

51单片机IO口使用经验绝对经典

绝对经典 按常规，在51端口（P1、P2、P3）某位用作输入时，必须先向对应的锁存器写入1，使FET截止。一般情况是这样，也有例外。所谓IO口内部与电源相连的上拉电阻而非一常规线性电阻，实质上，该电阻是由两个场效应管并联在一起：一个FET为负载管，其阻值固定；另一个FET 可工作在导通或截止两种状态（姑且叫可变FET）。使其总电阻值变化近似为0或阻值较大（20千欧--40千欧）两种情况。当和端口锁存器相连的FET由导通至截止时，该阻值近似为0，可将引脚快速上拉至高电平；当和锁存器相连的FET由截止至导通时，该电阻呈现较大阻值，限制了和端口锁存器相连的FET的导通电流。 51I/O口作为输入端和外部信号相连有时必须考虑上述特性，本人在设计LTP1245热敏打印头驱动板时，资料上推介热敏头“抬头”和“纸尽”信号由头中内嵌检测电路提供，MCU IO口采集该信号时需加缓冲（如74HC04）。当时本人认为51IO口上拉电阻为一较大阻值的固定电阻，对输入信号无影响，故未加缓冲电路（为降低成本能省则省）。可到调试PCBA时发现，“抬头”、“纸尽”状态变化时，采集信号只在3.90V--5.10V之间变化,应为低电平时无低电平输出。究其原因，打印头的“抬头”、“缺纸”信号输出为一光敏三极管的集电极输出，集电极和电源间原有一个负载电阻，饱和导通设计工作电流仅为450--1100微安，当该集电极直接和MCU IO口某位相连时，IO口上拉电阻和光敏三极管负载电阻并联，当IO口上拉时，上拉电阻极小致使光敏三极管直流负载线斜率陡然增大，工作状态进入放大区而非希望的饱和区。当时在不改硬件的条件下，我几乎无计可施，甚至想到了准备烧断IO口上拉电阻（前两天我曾发帖求救怎么烧断IO 口上拉电阻的方法）后来听网友建议该方法风险较大，所以总想用软件方法解决。 后来我的解决方法是：采样信号前不是先向对应锁存器写1，而是先写入0，再写入1，延时约10毫秒以上，然后再采样（当然此法只适应于采样频率很低的情况）。这样作的目的是：先写入0迫使IO口上拉电阻先为一较大值，此时如果外部光敏三极管本来处于截止状态，当完成上述一系列锁存器的写入过程后光敏管仍为截止态，IO口正确采样到高电平；此时如果外部

单片机io口理解

【转】单片机IO口设置推挽和开漏的区别（转自网易博客冷水泡茶的日志）2010-09-28 13:43 单片机IO口设置推挽和开漏的区别 一般情况下我们在电路设计编程过程中设置单片机，大多是按照固有的模式去做的，做了几年这一行了，也没碰到过什么问题。昨天就遇到了这样一个问题，电路结构如图一，在这种情况下STC单片机与410单片机通讯是没问题的 但是与PC就无法通讯了，STC收不到PC的命令，以前410的位置是用的STC的片子一直没问题，我想也许是驱动能力不够，在410TX端加了上拉，不过没起作用。 用示波器监视串口得到面的波形 这说明sp3232下拉得不够，于是加了下拉，还是没起作用。又把410端口内部的上拉去掉，结果还是一样。 最后请教老师，在410程序里将TX的工作方式由推挽式改为开漏式，一切ok~！

从网上查了推挽和开漏的区别，放在这里免得以后再到处找了，给自己保存了 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。 对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的情况，因为上拉电

单片机IO口定义

单片机I/O口定义 I/O端口又称为I/O接口，也叫做I/O通道或I/O通道。I/O端口是MCS-51单片机对外部实现控制和信息交换的必经之路，是一个过渡的集成电路，用于信息传送过程中的速度匹配和增强它的负载能力。I/O端口右串行和并行之分，串行I/O端口一次只能传送一位二进制信息，并行I/O端口一次可以传送一组(8位)二进制信息。 并行I/O端口 8051有四个并行I/O端口，分别命名为P0、P1、P2和P3，在这四个并行I/O端口中，每个端口都有双向I/O功能。即CPU即可以从四个并行I/O端口中的任何一个输出数据，又可以从它们那里输入数据。每个I/O端口内部都有一个8位数据输出锁存器和一个8位数据输入缓冲器，四个数据输出锁存器和端口号P0、P1、P2和P3同名，皆为特殊功能寄存器SFR中的一个。因此，CPU数据从并行I/O端口输出时可以得到锁存，数据输入时可以得到缓冲。 四个并行I/O端口在结构上并不相同，因此它们在功能和用途上的差异较大。P0口和P2口内部均有一个受控制器控制的二选一选择电路，故它们除可以用作通用I/O口外，还具有特殊的功能。例如：P0可以输出片外存储器的低八位地址码和读写数据，P2口可以输出片外存储器的高八位地址码，等等。P1口常作为通用I/O口使用，为CPU传送用户数据；P3口除可以作为通用I/O口使用外，还具有第二功能。在四个并行I/O端口中，只有P0口是真正的双向I/O口，故它具有较大的负载能力，最多可以推动8个LSTTL门，其余3个

I/O口是准双向I/O口，只能推动4个LSTTL门。 四个并行I/O端口作为通用I/O使用时，共有写端口、读端口和读引脚三种操作方式，写端口实际上是输出数据，是把累加器A或其他寄存器中的数据传送到端口锁存器中，然后由端口自动从端口引脚线上输出。读端口不是真正的从外部输入数据，而是把端口锁存器中的输出数据读到CPU的累加器A中。读引脚才是真正的输入外部数据的操作，是从端口引脚线上读入外部的输入数据。端口的上述三种操作书架上是通过指令或程序来实现的。 串行I/O端口 8051有一个全双工的可编程串行I/O端口。这个串行I/O端口既可以在程序控制下把CPU中的8位并行数据编程串行数据逐行从发送数据线TXD发送出去，也可以把RXD线上串行接收到的数据变成8位并行数据送给CPU，而且这种串行发送和串行接收可以单独进行，也可以同时进行。 8051串行发送和串行接收利用了P3口的第二功能，即它利用P3.1引脚作为串行数据的发送线TDX和P3.0引脚作为串行数据的接收线RXD，串行口I/O口的电路结构还包括串行口控制寄存器SCON，电源及波特率选择寄存器PCON和串行数据缓冲器SBUF等，它们都属于SFR(特殊功能寄存器)。其中，PCON和SCON用于设置串行口工作方式和确定数据的发送和接收波特率，SBUF实际上有两个8位寄存器组成，一个工作方式和确定数据的发送和接收比特率，另一个用于存放接收到的数据，起着数据的缓冲作用。

单片机IO口结构与工作原理

一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。 下面，先分析组成P0口的各个部分： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这个三态缓冲器有效，引脚上的数据才会传输到部数据总线上。 D锁存器：在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（部没有ROM）的单片机或者编写的程序超过了单片机部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），V1管截止，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。这时多路开关的控制信号为低电平0，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 下图就是由部数据总线向P0口输出数据的流程图（红色箭头）。 2、地址输出过程 控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。

51单片机IO口使用DE 经验

DANPAINJI 51单片机I/O口使用经验 字体大小: 小中大作者：来源：日期：2006-08-18 点击：364 按常规，在51端口（P1、P2、P3）某位用作输入时，必须先向对应的锁存器写入1，使FET 截止。一般情况是这样，也有例外。所谓IO口内部与电源相连的上拉电阻而非一常规线性电阻，实质上，该电阻是由两个场效应管并联在一起：一个FET为负载管，其阻值固定；另一个FET可工作在导通或截止两种状态（姑且叫可变FET）。使其总电阻值变化近似为0或阻值较大（20千欧--40千欧）两种情况。当和端口锁存器相连的FET由导通至截止时，该阻值近似为0，可将引脚快速上拉至高电平；当和锁存器相连的FET由截止至导通时，该电阻呈现较大阻值，限制了和端口锁存器相连的FET的导通电流。 51I/O口作为输入端和外部信号相连有时必须考虑上述特性，本人在设计LTP1245热敏打印头驱动板时，资料上推介热敏头“抬头”和“纸尽”信号由头中内嵌检测电路提供，MCU IO口采集该信号时需加缓冲（如74HC04）。当时本人认为51IO口上拉电阻为一较大阻值的固定电阻，对输入信号无影响，故未加缓冲电路（为降低成本能省则省）。可到调试PCBA时发现，“抬头”、“纸尽”状态变化时，采集信号只在3.90V--5.10V之间变化,应为低电平时无低电平输出。究其原因，打印头的“抬头”、“缺纸”信号输出为一光敏三极管的集电极输出，集电极和电源间原有一个负载电阻，饱和导通设计工作电流仅为450--1100微安，当该集电极直接和MCU IO口某位相连时，IO口上拉电阻和光敏三极管负载电阻并联，当IO口上拉时，上拉电阻极小致使光敏三极管直流负载线斜率陡然增大，工作状态进入放大区而非希望的饱和区。当时在不改硬件的条件下，我几乎无计可施，甚至想到了准备烧断IO口上拉电阻（前两天我曾发帖求救怎么烧断IO口上拉电阻的方法）后来听网友建议该方法风险较大，所以总想用软件方法解决。 后来我的解决方法是：采样信号前不是先向对应锁存器写1，而是先写入0，再写入1，延时约10毫秒以上，然后再采样（当然此法只适应于采样频率很低的情况）。这样作的目的是：先写入0迫使IO口上拉电阻先为一较大值，此时如果外部光敏三极管本来处于截止状态，当完成上述一系列锁存器的写入过程后光敏管仍为截止态，IO口正确采样到高电平；此时如果外部光敏三极管基极电流足够大有容许三极管饱和导通的条件（即基极吸收到充分光强），虽然采样一开始集电极被人为钳位在低电平，但当下一时隙和IO口相连的锁存器被写入1时，在IO口上拉电阻中的可变FET导通之前，光敏三极管已先进入饱和态而又把引脚钳位在实际输出的低电平，此时MCU IO口的上拉电阻仍为较大阻值，同时和原光敏三极管集电极负载电阻并联（考虑并联后阻值变化，原光敏三极管集电极负载电阻需增大到适当阻值）充当饱和导通后光敏三极管的负载电阻，事实上，IO口上拉电阻中的可变FET未来得及导通又被截止了，由此又保证了信号低电平的正确采样。经过波形测试问题得

单片机IO口结构及工作原理

、Po端口的结构及工作原理 Po端口8位中的一位结构图见下图: 地址∕ttiκ I i O i XWwfr?? 内部总线 i?引脚 PO 口工作康理图 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成下面，先分析组成P0 口的各个部分： 先看输入缓冲器：在P0 口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这 个三态缓冲器有效，引脚上的数据才会传输到内部数据总线上。 D锁存器：在51单片机的32根I/O 口线中都是用一个D触发器来构成锁存器的。D 端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0 口可以作为通用的输入输出端口（即I/O）使用，对于8031 （内部没有ROM ）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0 口就作为,地址/数据? 总线使用。这个多路选择开关就是用于选择是做为普通I/O 口使用还是作为，数据/地址?总线使用的选择开关了。当多路开关与下面接通时，P0 口是作为普通的I/O 口使用的，当多路开关是与上面接通时，P0 口是作为,地址/数据？总线使用的。 输出驱动部份：P0 口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

Po 口作为I/O端口使用时，多路开关的控制信号为0 （低电平）,V1管截止, 多路开关是与锁存器的Q非端相接的（即P0 口作为I/O 口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端 P0.X。这时多路开关的控制信号为低电平0, V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。下图就是由内部数据总线向P0 口输出数据的流程图（红色箭头）。 地址/数抵 控制信号（0. 1） PO. XWftKra 内部总线 ht t p://WWW Z Po口由内部致据忌址向31 Wtt出时的5t?≡ 2、地址输出过程 控制信号为1 ,地址信号为“（时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。

单片机IO口结构及上拉电阻

单片机IO口结构及上拉电阻 MCS-51有4组8位I/O口：P0、P1、P2和P3口，P1、P2和P3为准双向口，P0口则为双向三态输入输出口，下面我们分别介绍这几个口线。 一、P0口和P2口 图1和图2为P0口和P2口其中一位的电路图。由图可见，电路中包含一个数据输出锁存器（D触发器）和两个三态数据输入缓冲器，另外还有一个数据输出的驱动（T1和T2）和控制电路。这两组口线用来作为CPU与外部数据存储器、外部程序存储器和I/O扩展口，而不能象P1、P3直接用作输出口。它们一起可以作为外部地址总线，P0口身兼两职，既可作为地址总线，也可作为数据总线。 图1 单片机P0口内部一位结构图

图2 单片机P0口内部一位结构图 P2口作为外部数据存储器或程序存储器的地址总线的高8位输出口 AB8-AB15，P0口由ALE选通作为地址总线的低8位输出口AB0-AB7。外部的程序存储器由PSEN信号选通，数据存储器则由WR和RD读写信号选通，因为 2^16=64k，所以MCS-51最大可外接64kB的程序存储器和数据存储器。 二、P1口 图3为P1口其中一位的电路图，P1口为8位准双向口，每一位均可单独定义为输入或输出口，当作为输入口时，1写入锁存器，Q(非)=0，T2截止，内上拉电阻将电位拉至"1"，此时该口输出为1，当0写入锁存器，Q(非)=1,T2导通，输出则为0。 图3 单片机P2口内部一位结构图 作为输入口时，锁存器置1，Q(非)=0，T2截止，此时该位既可以把外部电路拉成低电平，也可由内部上拉电阻拉成高电平，正因为这个原因，所以P1口常称为准双向口。 需要说明的是，作为输入口使用时，有两种情况:

实验二单片机IO口的使用

姓名：学号：日期： 实验二单片机I/O口的使用 一、实验名称：单片机I/O口的使用 二、实验目的 1.掌握在Keil环境下建立项目、添加、保存源文件文件、编译源程序的方法； 2.掌握运行、步进、步越、运行到光标处等几种调试程序的方法； 3.掌握在Proteus环境下建立文件原理图的方法； 4.实现Proteus与Keil联调软件仿真。 三、使用仪器设备编号、部件及备件 1.实验室电脑； 2.单片机实验箱。 四、实验过程及数据、现象记录 1.在Proteus环境下建立如下仿真原理图，并保存为文件； 原理图中常用库元件的名称： 无极性电容：CAP 极性电容：CAP-ELEC 单片机：AT89C51 晶体振荡器：CRYSTAL 电阻：RES 按键：BUTTON 发光二极管：红色LED-RED 绿色LED-GREEN 蓝色LED-BLUE 黄色LED-YELLOW 2.在Keil环境下建立源程序并保存为.ASM文件，生成.HEX文件； 参考程序如下： ORG 0000H LJMP MAIN ORG 0100H MAIN: MOV A,# H LOOP: MOV P2,A CALL DELAY SJMP LOOP DELAY: MOV R1,# H DL1: MOV R2,# H DL2: MOV R3,# H DJNZ R3,$

DJNZ R2,DL2 DJNZ R1,DL1 RET END 将以上程序补充完整，流水时间间隔为50ms。 3.将.HEX文件导入仿真图，运行并观察结果； 4.利用Keil软件将程序下载至实验箱，进行硬件仿真，观察实验结果。 五、实验数据分析、误差分析、现象分析 现象：进行软硬件仿真时，观察到8支LED发光二极管流水发光。 六、回答思考题 1.如何让改变流水方向？ 2.若将R3至R10上拉电阻省略，8支LED还能正常发光吗？ 3.如果将LED接到P0口与接到P2口硬件设计时应注意什么问题？ Keil软件建立项目的方法： 1.新建项目 2.新建文件 3.添加文件 4.设置选项 5.重建所有目标文件 6.调试仿真

51单片机IO引脚IO口工作原理

51单片机I/O引脚IO口工作原理 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为…读锁存器?端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为…读引脚?的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序

51单片机IO端口的四种输入输出模式

51单片机IO端口的四种输入输出模式(by wuleisly) 单片机I O口的使用对所有单片机玩家来说都是“家常便饭”，但是你真的了解I O 口吗？你真的能按你的需要配置I O口吗？ 一、准双向口输出 准双向口输出类型可用作输出和输入功能而不需重新配置 口线输出状态。这是因为当口线 输出为1时驱动能力很弱，允许外部装置将其拉低。当引脚输出为低时，它的驱动能力很强， 可吸收相当大的电流。（准双向口有3个上拉晶体管适应不同的需要） 准双向口读外部状态前,要先锁存为…1?,才可读到外部正确的状态. 二、强推挽输出 推挽输出配置的下拉结构与开漏输出以及准双向口的下拉 结构相同，但当锁存器为1时提供持续的强上拉。推挽模式一般用于需要更大驱动电流的情况。 三、仅为输入（高阻） 输入口带有一个施密特触发输入以及一个干扰抑制电路。 四、开漏输出配置(若外加上拉电阻，也可读) 当口线锁存器为0时，开漏输出关闭所有上拉晶体管。当作为一个逻辑输出时，这种配置方式必须有外部上拉，一般通过电阻外接到V c c。如果外部有上拉电阻，开漏的I/O口还可读外部状态，即此时被配置为开漏模式的I/O口还可作为输入I/O口。这种方式的下拉与准双向口相同。 开漏端口带有一个施密特触发输入以及一个干扰抑制电路。 关于I/O口应用注意事项： 1.有些是I/O口由低变高读外部状态时,读不对,实际没有损坏,软件处理一下即可。 因为1T的8051单片机速度太快了,软件执行由低变高指令后立即读外部状态,此时由于实际输出还没有变高,就有可能读不

对,正确的方法是在软件设置由低变高后加1到2个空操作指令延时,再读就对了. 有些实际没有损坏,加上拉电阻就OK了 有些是外围接的是NP N三极管,没有加上拉电阻,其实基极串多 大电阻,I/O口就应该上拉多大的电阻,或者将该I/O口设置为强 推挽输出. 2.驱动L E D发光二极管没有加限流电阻,建议加1K以上的限流电阻,至少也要加470欧姆以上 做行列矩阵按键扫描电路时,实际工作时没有加限流电阻,实际工作时可能出现2个I/O口均输出为低,并且在按键按下时,短接在一起,我们知道一个C MOS电路的2个输出脚不应该直接短接在一起,按键扫描电路中,此时一个口为了读另外一个口的状态,必须先置高才能读另外一个口的状态,而8051单?片机的弱上 拉口在由0变为1时,会有2时 钟的强推挽高输出电流输出到另外一个输出为低的I/O口,就有 可能造成I/O口损坏.建议在其中的一侧加1K限流电阻,或者在 软件处理上,不要出现按键两端的I/O口同时为低. 一种典型三极管控制电路: 如果用弱上拉控制，建议加上拉电阻R1(3.3K～10K)，如果不加上拉电阻R1(3. 3K～10K)， 建议R2的值在15K以上，或用强推挽输出。 典型发光二极管控制电路:

单片机IO功能介绍

单片机IO端口工作原理 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 输入缓冲器：在P0口中，有两个三态的缓冲器，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态。图中有一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为…读锁存器?端）有效。图中另一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为…读引脚?的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。图中的锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为…地址/数据?总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为…数据/地址?总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为…地址/数据?总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。

51单片机IO口应用详解

51单片机IO口应用详解 MCS-51是标准的40引脚双列直插式集成电路芯片,引脚分布请参照单片机引脚图： 这4个I/O口具有不完全相同的功能,大家可得学好了,其它书本里虽然有,但写的太深,对于初学者来说很难理解的,我这里都是按我自已的表达方式来写的,相信你也能够理解的。 P0口有三个功能： 1、外部扩展存储器时,当做数据总线（如图1中的D0~D7为数据总线接口） 2、外部扩展存储器时,当作地址总线（如图1中的A0~A7为地址总线接口） 3、不扩展时,可做一般的I/O使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻。 P1口只做I/O口使用：其内部有上拉电阻。 P2口有两个功能： 1、扩展外部存储器时,当作地址总线使用 2、做一般I/O口使用,其内部有上拉电阻; P3口有两个功能： 除了作为I/O使用外（其内部有上拉电阻）,还有一些特殊功能,由特殊寄存器来设置,具体功能请参考我们后面的引脚说明。 有内部EPROM的单片机芯片（例如8751）,为写入程序需提供专门的编程脉冲和编程电源,这些信号也是由信号引脚的形式提供的, 即：编程脉冲：30脚（ALE/PROG） 编程电压（25V）：31脚（EA/Vpp） 在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢？他起什么作用呢？都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输入为低电平则可提供电流源;所以如果P0口如果作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。 ALE 地址锁存控制信号：在系统扩展时,ALE用于控制把P0口的输出低8位地址送锁存器锁存起

51单片机IO口工作原理

51单片机I/O口工作原理 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为…读锁存器?端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为…读引脚?的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输

入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为…地址/数据?总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为…数据/地址?总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为…地址/数据?总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。 前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。 1、作为I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与让的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。 P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉

单片机实验 IO口输入输出实验

实验二I/O口输入、输出实验 一、实验目的 1. 学习I/O口的使用方法。 2. 学习延时子程序、查表程序的编写和使用。 二、参考程序框图 led灯 延时500ms //左移一位 跳转循环 DJNZ R6,DE2。 DJNZ R7,DE1。 RET END 2、I/O口输入输出（方法一） ORG 0000H。 START : MOV P2,#00H。//初始化 MOV P0,#00H。 MOV P1,#0FFH。//p1 MOV DPTR,#TABLE。// MOV 50H,#0FEH。// L0 :MOV A,P1。// CJNE A,#0FFH,L1。 AJMP L0。 L1 :MOV A,P1。 CJNE A,#0FFH,LL1。 AJMP L0。 LL1 :CJNE A,50H,LL2。//是否与地址50h中数据相等 MOV P0,A。//相等输出对应led灯 MOV A,#00H。 MOVC A,@A+DPTR。

MOV P2,A。//输出表格数据到数码管 LCALL DELAY。//延时 LJMP START。//返回程序开头 LL2 :XCH A,50H。//交换数据 RL A。//左移 XCH A,50H。//再次交换，此时地址50h中数据左移一位 INC DPTR。//表格数据地址加一 LJMP LL1。//返回继续比较 DELAY : MOV R7,#01H。//延时程序 DE1 : MOV R6,#28H。 DE2 : MOV R5,#5AH。 DJNZ R5,$。 DJNZ R6,DE2。 DJNZ R7,DE1。 RET TABLE : 。//DB 0F9H,0A4H,0B0H,99H,92H,82H,0F8H,80H。 DB 06H,5BH,4FH,66H,6DH,7DH,07H,7FH。//表格数据END 程序二（方法二） ORG 0000H MOV P2,#00H。//I./O口初始化 MOV P1,#0FFH。//P1口赋FFH初值 MOV P0,#00H。 START : MOV P2,#00H。//P2清0； MOV P0,#00H。//P0清0； MOV R1 ,P1。 MOV A,R1。//读P1口 CJNE A,#0FFH,L1。//是否有数据输入 AJMP START。//无输入则跳转，继续查询 LCALL DELAY。 L1 : MOV R1,P1。//消除按键抖动 MOV A,R1。 CJNE A, #0FFH,LL1。 AJMP START。 LL1 : CJNE A,#0FEH,LL2。//是否按键1输入 MOV P2,#06H。//是则P2输出相应的按键号码 CPL A。//A取反 MOV P0,A。//输出到P0口 LCALL DELAY。//延迟 AJMP LP。//跳转到LP LL2 : CJNE A,#0FDH,LL3。//是否按键2输入 MOV P2,#5BH。//以下同上 CPL A。

8051单片机IO引脚详细说明

在单片机[url=]学习[/url]、开发和应用中，IO口的配置对功能的实现起着重要的作用，下面介绍常见的四种配置，而现在很多单片机都兼有这四种配置， 可供[url=]选择[/url]。 一.准双向口配置 如下图，当IO输出为高电平时，其驱动[url=]能力[/url]很弱，外部负载很容易将其拉至低电平。当IO输出为低电平时，其驱动能力很强，可吸收相当大 的电流。 准双向口有三个上拉晶体管，一个“极弱上拉”，当端锁存器为逻辑“1”时打开，当端口悬空时，“极弱上拉”将端口上拉至高电平。 第二个上拉晶体管为“弱上拉”，当端口锁存器为逻辑“1”且端口本身也为“1”时打开，此上拉提供的电流，使准双向口输出为“1”。如果此时端口被外部装置拉到逻辑“0”时，通过施密特触发器，控制“弱上拉”关闭，而“极弱上拉”维持开状态，为了把这个端口拉低，外部装置必须有足够的灌电流能力， 使管脚上的电压，降到门槛电以下。 第三个上拉晶体管为“强上拉”，当端口锁存器由“0”跳变到“1”时，这个上拉用来加快端口由逻辑“0”到逻辑“1”的转换速度。 准双向口做为输入时，通个一个施密特触如器和一个非门，用以干扰和滤波。

准双向口用作输入时，可对地接按键，如下图1，当然也可以去掉R1直接接按键，当按键闭合时，端口被拉至低电平，当按键松开时，端口被内部“极弱上拉”晶体管拉至高电平。当端口作为输出时，不应对地外接LED如图形控制，这样端口的驱动能力很弱，LED只能发很微弱的光，如果要驱动LED，要采用图 3的方法，这样准双向口在输出为低时，可吸收20mA的电流，故能驱动LED。图4的方法也可以，不过LED不发光时，端口要吸收收很大电流。 二.开漏输出配置 这种配置，关闭所有上拉晶体管，只驱动下拉晶体管，下拉与准双向口下拉配置相同，因此只能输出低电平（吸收电流），和高阻状态。不能输出高电平（输也电流）。如果要作为逻辑输出，必须接上拉电阻到VCC。这种配置也可以通过上 图3和图4来驱动LED。 三.推挽输出配置 这种配置的下拉与准双向口和开漏配置相同，具有较强的拉电流能力，不同的是，具有持续的强上拉。因此可以用上图2的方法来驱动LED。

单片机IO口的工作原理和应用技巧2

我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图 1，当左端的输入为“0”时，前面的三极管截止（即集电极c跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 三极管状态解说 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。

再看图3，图3中那个1k的电阻即是上拉电阻。如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k 电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。但是这个输出的内阻是比较大的（即1kω），如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，即5/(1+1000/r)伏。所以，如果要达到一定的电压的话，r就不能太小。如果r 真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。 如果我们将一个读数据用的输入端接在输出端，这样就是一个io口了（51的io口就是这样的结构，其中p0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于p0口来说，就是高阻态了。 对于漏极开路（od）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，oc就变成了od，原理分析是一样的。

单片机IO引脚驱动能力的提高

单片机IO引脚驱动能力的提高 早期的51单片机，驱动能力很低。P1、P2和P3口只能驱动3个LSTTL输入端，P0口可驱动8个。如果想要驱动更多的器件，就要用到“总线驱动芯片”。经常用的就是74LS244（单向）和74LS245（双向）。 现在常用的AT89C51 单片机引脚的输出能力已经大多了，从PDF 手册文件中可查出： 单片机输出低电平的时候，单个的引脚，向引脚灌入的最大电流为10 mA； 一个8 位的接口（P1、P2 以及P3），灌入的总电流最大为15 mA，P0 允许灌入的最大总电流为26 mA；全部的四个接口所允许的灌电流之和，最大为71 mA。 但是当引脚输出高电平的时候，它们的“拉电流”能力可就差多了，竟然还不到 1 mA。 单片机的输出特性和很多常用的LSTTL器件的输出特性是相同的，都有灌电流较大的特点。 实际上，现在常用的单片机IO引脚驱动能力，就和早期的单片机增加了“总线驱动芯片”的效果基本是相同的。现在的单片机输出低电平的时候，就已经可以直接驱动LED发光了。 上述的数值，也并非是不可逾越的破坏性极限数值。 当略超过这些数值范围的时候，单片机IO引脚的电压，就会发生变化，造成“高电平不高”、“低电平不低”，这就会缩小外接器件的噪声容限。如果环境再稍有干扰，外接器件就无法正确判定单片机送来的高、低电平，将会胡乱动作。 ================================== 为了合理利用IO引脚的低电平能力强的特点，在外接耗电较大的器件（如LED数码显示器、继电器等）的时候，应该优先选用低电平输出来驱动外部器件。使用IO口输出高电平驱动负载，就是一个错误的选择。下图是一个直接利用单片机IO引脚驱动LED的电路。 图中P0口使用低电平驱动方式，只要加上约1K的限流电阻即可，甚至不需要常见的P0口上拉电阻。发光的段，每个引脚灌电流约为3mA，不发光的段，电流为0。即使各个段全都发光，电流也不超过P0所容许的电流，这是一个合理的驱动方式。

2实验二 单片机IO口的使用

姓名：?学号：?日期: 实验二单片机I/Ｏ口的使用 一、实验名称：单片机Ｉ/O口的使用 二、实验目的 ?1.掌握在Keil环境下建立项目、添加、保存源文件文件、编译源程序的方法； ２．掌握运行、步进、步越、运行到光标处等几种调试程序的方法； ?3.掌握在Proｔｅuｓ环境下建立文件原理图的方法； 4．实现Prｏｔeus与Ｋeil联调软件仿真。 三、使用仪器设备编号、部件及备件 ?1.实验室电脑； 2.单片机实验箱。 四、实验过程及数据、现象记录 ?1.在Prｏteｕs环境下建立如下仿真原理图,并保存为文件； ?原理图中常用库元件的名称： ?无极性电容：CＡＰ?极性电容：CAP-ELEＣ?单片机：ＡT89C51? 晶体振荡器：CRYSTAL?电阻:RES ??按键:ＢUＴTＯN 发光二极管:红色LEＤ-RED 绿色LＥD－ＧREEN蓝色LED－ＢLＵE黄色LED-YEＬLＯW ２.在Keil环境下建立源程序并保存为.AＳM文件，生成．HＥX文件; ?参考程序如下: ??OＲG 0000H ?LJＭP ＭＡＩN ??ORG 0１00Ｈ MAIN: MＯV A，# Ｈ ＬＯOP: MOV P2，A ? CＡLL DELＡY ??SJMP LOOP DELAY:?MOV R1,# H ＤL1:?MOV R2,# H ＤＬ２：?MOV R3，＃ H

??DJNZ R３,＄ DJNＺＲ2,DＬ2 ?ＤJＮＺＲ1,ＤL1 ＲET ??EＮD ?将以上程序补充完整,流水时间间隔为50ms。 3．将.HEＸ文件导入仿真图,运行并观察结果； 4.利用Keil软件将程序下载至实验箱，进行硬件仿真，观察实验结果。 五、实验数据分析、误差分析、现象分析 现象：进行软硬件仿真时,观察到８支LＥＤ发光二极管流水发光。六、回答思考题 ?1.如何让改变流水方向？ ?2.若将R３至R10上拉电阻省略,8支LＥD还能正常发光吗? ?3．如果将ＬED接到P0口与接到P２口硬件设计时应注意什么问题? Ｋｅｉl软件建立项目的方法： 1.新建项目 2.新建文件 3.添加文件 4.设置选项 5.重建所有目标文件 6.调试仿真