数电课程设计报告-数字抢答器.sd

内蒙古师范大学计算机与信息工程学院《数字系统综合课程设计》

课程设计报告

设计题目抢答器逻辑电路设计

指导教师戚桂美职称讲师

班级14通信

姓名黄亚宁

学号20141103310

日期2016/7/7

抢答器逻辑电路设计

计算机与信息工程学院 2014级通信工程黄亚宁 20141103310

指导教师戚桂美讲师

摘要在抢答器设计中实现了通过裁判控制抢答和倒计时,并通过数码管显示倒计时和选手编号。倒计时用了74ls161的计时功能来设计的：采用置数0110计数到1111然后取反的方法实现1001到0000的倒计时功能。抢答器用了2片74ls74芯片级联然后通过74ls20芯片和74ls00芯片实现抢答后锁存，通过74ls148芯片优先编码实现显示抢答选手号码功能。

关键词倒计时;裁判;抢答

1设计任务及主要技术指标和要求

1.1技术指标

设计一个可供4名选手参加抢答的4路数字抢答器。他们的编号分别为1、2、3、4各用一个抢答器按钮,编号与参赛者的号码一一对应,此外还有一个按钮给主持人用来控制系统的清零和抢答开始。

1.2 设计任务和要求

抢答器具有数据锁存和显示的功能,抢答开始后,若有选手按动按钮,编号立即锁存,并LED数码管上显示选手编号,并封锁输入电路,实现优先锁存,禁止其他选手抢答,结果一直保持到主持人将系统清零为止。此外抢答器具有定时抢答的功能,即一次抢答时间由主持人设置为10秒,当主持人宣布比赛开始命令后,定时器开始计时,计数在显示器上显示。参赛选手10秒内抢答,抢答有效,定时器停止工作,显示器上显示选手编号和抢答时刻时间,并保持到主持人将系统清零为止。

2工作原理

2.1 抢答器总体框图设计(“图1”所示)

2.2 工作原理

接通电源后,主持人开关接低电平,抢答器处于禁止状态,组号显示器显示“0”。在主持人读完题目后,将开关接上电源,宣布开始“抢答”,计时器开始计时,

选手在规定时间内抢答,显示器显示对应组号,计时器停止计时且禁止二次抢答。

图1 抢答器总体框图

3基本组成

3.1 计时模块

10秒计时的逻辑图，如图2所示，由一片74ls161做成。把161做成模十的电路,开始时裁判清零,161置数为0110,取反后为1001,数码管显示为9。当裁判接高电平时,161从0110开始计数。在此其间若无选手抢答, 则抢答电路部分ENP 端输过来“1”,161保持计数,直至1111,数码管显示从9到0, 此时输出端经过74ls20与ENT相连,计时停止,显示器显示为零。主持人清零,161再次置数。若在规定时间内有选手抢答,则抢答电路部分ENP端输过来0,使得161处于保持状态,计时停止,数码管显示当前时间。

图2 10进制减法计数器

3.2抢答模块

优先编码器

锁存器显示电路抢答按钮

控制电路

显示电路

定时电路

图3 74ls148真值表

四人抢答的电路, 如图4所示,该部分主要由两片74ls74实现抢答及锁存功能,74ls148实现显示功能,其中74为边沿触发,148为优先编码器,低电平有效。清零端由裁判控制,当裁判接低电平时,148输出A 0A 1A 2为000显示器显示为0，如图3所示当I 3I 4I 5I 6分别单独为0时，输出为100,011,010,001对应显示器显示4,3,2,1实现了选手抢答显示其号码的功能，因此如图4所示连接芯片；当裁判接高电平时,选手开始抢答,在规定时间内若有选手抢答,74输出端经00与20将外部输入脉冲置为高电平,并输入到74的clk 端,74锁存其余选手抢答无效,此时74相应输出为0,经148译码后数码管显示该选手编号。

图4 四人抢答模块电路

4设计步骤及方法

第一步：设计总体思路。把电路分成计时、抢答电路两个模块，方便实验操作与

验证、调试、纠错。

第二步：设计计数器，即抢答倒计时。主要使用一片74LS161，实现9~0的计数。第三步：组装调试抢答器电路。

第四步: 完成定时抢答器的联调,注意各部分电路之间的时序配合关系。然后检查电路各部分的功能,使其满足设计要求。

5电路总体说明

图 5 总电路图

图6 时序仿真波行图

如图5所示，总体电路由抢答和倒计时两个模块构成。两模块输入一个1HZ