数字逻辑复习题要点

一、 计算题

1、证明公式C A B A C A AB +=+)(

2、证明公式D B B DA C B D D BC +=++++))((

3、证明C A C B B A C B A ABC ++=+

4、证明D B A CD D A BD B A +=+++

5、证明B A BC B A ABC =++)(

6、证明公式A C C B B A A C C B B A ++=++

7、用卡诺图化简AB D C D B BC AC F ++++=

8、化简F(A,B,C,D)=∑m (1,3,4,9,11,12,14,15) + ∑d(5,6,7,13)

9、AC BC A D C B AB D C A F ++++=化成最简与非与非式

10、将∑∑+=)7,5,2,0()6,4,1(),,(d C B A Y 化成最简与非与非式

11、将∑∑+=)15,14()1110875320(),,,(d D C B A Y ，，，，，，，

化成最简与非与非式

12、将∑∑+=

)15,14,12()1110875320(),,,(d D C B A Y ，，，，，，，

化成最简与非与非式

13、分析所示电路逻辑功能。

14、四路数据选择器的选择控制变量01A A 分别接A ，B ，数据输入端3210,,,D D D D 依次接

C ，0,0,C ，试分析该电路实现何功能。

15、判断下列函数是否存在冒险，并消除可能出现的冒险

BC A ACD C AB D C A F +++=

16、分析下图所示计数器为模多少。

17、分析下图所示电路的功能。

21

00 -> 10 -> 11 -> 01 -> 00 -> 01 -> 11 -> 10

21

00 -> 01 -> 11 -> 10 -> 11 -> 01 -> 00

二、化简题：

1

2

3

4

5

四.分析题

1、分析如图所示组合逻辑电路的功能。

2、分析如图所示组合逻辑电路的功能。

3、分析如图所示组合逻辑电路的功能。

4、已知如图所示逻辑电路图，试分析逻辑功能，并改用异或门实现该电路。

B Z

5、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。

6、分析如图所示组合逻辑电路的功能。

7、分析如图所示组合逻辑电路的功能。

8、分析如图所示时序电路，要求：(1)写出电路的激励方程；(2)状态方程；(3)输出方程(4)画出电路的状态转换图；(5)判断该电路能否自启动。

=1 =1 L B

C A Z

9、分析如图所示时序电路，作出状态图和状态表。

10、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。

11、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。

12、分析如图所示时序电路，作出状态图和状态表。

CP

X

Z

13、分析如图所示组合逻辑电路功能。

14、分析如图所示时序电路，要求：1）写出电路的激励方程；2）状态方程；3）输出方程；

4）画出电路的状态转换图。

x

15、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。

C

16、分析如图所示时序电路，要求：(1)写出电路的激励方程；(2)状态方程；(3)输出方程;(4)画出电路的状态转换图。

17、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。Array

18、分析如图所示时序电路，要求：画出电路的状态转换图并判断该电路能否自启动。

CP

19、分析下图所示的脉冲异步时序电路。

1

四.设计题

1、设计一个四进制计数器。要求用PLA 和D 触发器实现。

2、设计一个六进制可逆计数器。有一个控制输入x ，当x=0时，实现加1计数；当x=1时实现减1计数。当计数中有进位或借位发生时，电路输出Z 为1，否则Z 为0。 要求：用PLA 和D 触发器实现。

3、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。 （1）用与非门来实现。 （2）用74138和与非门实现。

4、设12X X X =和12Y Y Y =是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断Y X >的逻辑电路。当Y X >时，输出F=1，否则F=0。

5、设计一个四进制可逆计数器。有一个控制输入x ，当x=0时，实现加1计数；当x=1时实现减1计数。当计数中有进位或借位发生时，电路输出Z 为1，否则Z 为0。 要求：(1)按同步时序电路设计步骤使用D 触发器实现。（2）用PLA 和D 触发器实现。

6、举重比赛有三个裁判，一个是主裁判A ，两个是副裁判B 和C 。杠铃完全举起的裁决由每个裁判按一下自己面前的按钮来决定。只有两个以上裁判（其中必须有主裁判）判明成功时，表示成功的灯才亮。 （1） 用与非门设计实现。 （2） 用74LS138设计实现。

7、用PLA 和D 触发器设计一个两位串行输入、并行输出双向移位寄存器。该寄存器有x1和x2两个输入端，其中x2为控制端，用于控制移位方向，x1为数据输入端。当x2=0时，x1往寄存器高位串行送数，寄存器中数据从高位移向低位；当x2=1时，x1往寄存器低位串行送数，寄存器中数据从低位移向高位。寄存器的输出为触发器状态本身。

8、设12X X X =和12Y Y Y =是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断Y X >的逻辑电路。当Y X >时，输出F=1，否则F=0。

9、某单位举行游艺晚会，男同志持红票入场；女同志持黄票入场；持绿票的同志，不管男女均可入场。

（1）试用与非门设计这个游艺会入场放行的逻辑控制电路；

（2）用74LS138和必要的逻辑门设计这个游艺会入场放行的逻辑控制电路。

10、用D 触发器作为存储元件，设计一个可控计数器。该电路有两个控制输入x2和x1，其计数规律为：x2x1=00：实现模3加法计数功能；x2x1=01：实现模3减法计数功能；x2x1=10：实现模4加法计数功能；x2x1=11：实现模4减法计数功能。要求：用PLA 和D 触发器实现。

11、用PLA 和D 触发器设计一个2位二进制减1计数器。电路工作状态受输入信号x 的控制。当x=0 时，电路状态不变，当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出Z ，当产生借位时Z 为1，其他情况下Z 为0。

12、设A 、B 、C 为保密锁的三个按键。当A 键单独按下时，锁即不打开也不报警；只有当A 、B 、C 或者A 、B 或者A 、C 同时按下时，锁才能被打开；当不符合上述组合状态时，将发出报警信息。设F 为开锁信号，G 为报警信号。 1) 试用基本逻辑门设计此电路。 2) 使用74LS138设计此电路。

13、用T 触发器作为存储元件，设计一个模6计数器，该计数器的状态转移关系如下： 000->001->011->111->110->100->000

14、王强参加四门课程考试。规定如下：

（1）化学 及格得1分；不及格得0分 （2）生物 及格得2分；不及格得0分

（3）几何及格得4分；不及格得0分（4）代数及格得5分；不及格得0分

若总得分为8分以上（含8分）就可毕业。

1）使用与非门设计判断王强是否毕业的逻辑电路。

2）使用74LS138设计判断王强是否毕业的逻辑电路。

15、设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示（例如A 型可以和A、B、AB型相配，不能与O型相配）。要求供血者血型和受血者血型相配时绿灯亮；反之，红灯亮。（1）用与非门实现该电路；（2）用74138和与非门实现该电路。

供血者受血者

O型O型

A型A型

B型B型

AB型AB型

16、为某水坝设计一个水位报警控制器，设水位高度用4位二进制数提供。当水位上升到8m时，白指示灯开始亮；当水位上升到10m时，黄指示灯开始亮；当水位上升到12m时，红指示灯开始亮，其他灯灭；水位不可能上升到14m。要求1）用与非门实现该电路；2）用PROM实现。

17、一个水箱水位指示电路如图所示，A、B、C为三个电极，当电极被水浸没时，会点亮特定的指示灯。水面在A、B间为正常状态，点亮绿灯G；在B、C间或在A以上为异常状态，点亮黄灯Y；在C以下为危险状态，点亮红灯R。

（1）试用与非门设计这个水箱的逻辑控制电路

（2）用74153和必要的逻辑门实现。

A

水

B

C

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题

6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装

数字逻辑复习题

数字逻辑复习题

————————————————————————————————作者：————————————————————————————————日期： 1

1 数字逻辑复习提要 一、选择题 1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A ． B ． C ． D ． 7．组合电路是指 B 组合而成的电路。 A ．触发器 B ．门电路 C ．计数器 D ．寄存器 8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1 =Q ，则A ，B 输入应为 A 。 A ．A=0，B=0 B ．A=1，B=1 C ．A=0，B=1 D ．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A ．3 B ．4 C ．5 D ．10 D B A D B A D B A ++D B A D C A C B A ++D C A D B A C B A ++D B A D B A D B A ++

数字逻辑2013期末复习

数字逻辑 2013期末复习一 一、单项选择题 1、n 个变量可构成（ 3 ）个最小项。 （1）、2n （2）2n-1 （3）n 2 （4）1 2 -n 2、集电极开路（OC ）门电路如下所示，该电路实现的逻辑功能是（ 1 ）。 （1）DE ABC ? （2）ABCDE （3）DE ABC +（4）DE ABC ? 3、若两个逻辑函数表达式的对偶式F`和G`相等，则逻辑函数F 和G （ 1 ）。 （1）相等 （2）不相等 （3）可能等也可能不等 （4）互补 4、为了实现将D 触发器转换为JK 触发器，D 应等于（ 1 ）。 （1）Q K Q J + （2）Q K JQ ?+ （3）Q K Q J + （4）Q K JQ ?+ 5、构成一个6进制加法计数器，至少需要（ 2 ）个触发器。 （1）2个 （2）3个 （3）4个 （4）5个 6、对同一逻辑门电路，分别使用正逻辑和负逻辑表示输入和输出之间的关系，其表达式( 2 )。 (1) 互为反函数 (2) 互为对偶式 (3)相等 (4) 答案都不对 7、F （A,B,C,D)=AB+CD,它包含的最小项个数是( 3 ) (1) 2个 (2) 4个 (3) 7个 (4) 8个 8、下列编码是有效余三码的是( 3 )。 (1) 1111 (2) 0000 (3) 1010 (4) 0010 9、F(A,B,C,D)=AB+CD ，变量A,B,C 哪个取值组合能使F=1。( 2 ) (1) 0000 (2) 0011 (3) 0101 (4) 1010 10、八进制数（175.236）8的十六制数是( 1 )。 (1) 16 (7.4)D F (2) 16 (7.4)D E (3) 16 (7.4)C F (4) 16 (7.3)D F 11、下列逻辑函数中，与（A+B ）(A+C)等价的是( 3 )。 (1) F=AB (2)F=A+B(3) A+BC (4) F= B+C 12、函数F 的卡诺图如图1-1，其最简与或表达式是( 4 )。 (1)D B A D B A F +=D C A + (2)D B A D C A C B A F ++=

2014-2015数字逻辑试卷

数字电路与逻辑设计期末考试样题 一、TO FILL YOUR ANSWERS IN THE “( )”（1’ X 5） 1. An unused CMOS NAND gate input should be tied to logic ( ) or another input. 2. DAC can proportionally convert ( ) input to analog signal output. 512 3. A truth table for a ( ) input, 4-output combinational logic function could be stored in a 4 EPROM. 4. The RCO output of 74X163 is asserted if and only if the enable signal ( )is asserted and the counter is in state …1111?. 5. If the signed-magnitude representation is（001101）2 for one number, then it?s 8-bit two?s complement representation is（）2. 二、Single selection problems: there is only one correct answer in the following questions.（2’ X 5） 1、An 8-output demultiplexer has ( ) select inputs. A. 2 B. 3 C. 4 D. 5 2、For a logical function ,which representation as follows is one and only（唯一）. ( ) A. logic expression B. logic diagram C. truth table D. timing diagram 3、In general, to complete the same function, compared to a MOORE machine, the MEAL Y machine has （）。 A. more states B. fewer states C. more flip-flops D. fewer flip-flops 4、To design a “1000001” serial sequence generator by shift registers, at least needs a ( ) bit shift register. A. 2 B. 3 C. 4 D.5 5、The following logic expressions is equal, and the hazard-free one is ( ). A. F=B?C?+AC+A?B B. F=A?C?+BC+AB? C. F=A?C?+BC+AB?+A?B D. F=B?C?+AC+A?B+BC+AB?+A?C?

《数字逻辑与数字系统》期末考试试题(A)

北京邮电大学2008——2009学年第一学期 《数字逻辑与数字系统》期末考试试题（A ） 考试注意事项 一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等物品一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。 五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。 考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分 满分 10 20 10 10 10 12 14 14 得分 阅卷 教师 一、选择题（每小题1分，共10分。） 1． )D C B (B )B A (A F ++++==( ) A . B B . A+B C . 1 D .AB 2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。 A .( 10000011)2 B .(10100100)2 C . (1010011)2 D . (11001011)2 4． 74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab 、a=b 应为（ ）。 A . ab 接地，a=b 接地 B . ab 接高电平，a=b 接高电平 C . ab 接高电平，a=b 接地

2012年数字逻辑复习题

2012数字逻辑复习提要 一、选择题 1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A ． B ． C ． D ． 7．组合电路是指 B 组合而成的电路。 A ．触发器 B ．门电路 C ．计数器 D ．寄存器 8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1 =Q ，则A ，B 输入应为 AB 。 A ．A=0，B=0 B ．A=1，B=1 C ．A=0，B=1 D ．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A ．3 B ．4 C ．5 D ．10 D B A D B A D B A ++D B A D C A C B A ++D C A D B A C B A ++D B A D B A D B A ++

10．n 个触发器构成的扭环计数器中，无效状态有 D 个。 A ．n B ．2n C ．2 n-1 D ．2n -2n 11．GAL 器件的与阵列 ，或阵列 D 。 A ．固定，可编程 B ．可编程，可编程 C ．固定，固定 D ．可编程，固定 12．下列器件中是 C 现场片。 A ．触发器 B ．计数器 C ．EPROM D ．加法器 13．IspLSI 器件中，缩写字母GLB 是指 B 。 A ． 全局布线区 B ．通用逻辑块 C ．输出布线区 D ．I/O 单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。 A ． 译码器 B ．编码器 C ．全加器 D ．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 C 个。 A ．8 B ．2 C ．3 D ．4 16． 为将D 触发器转换为T 触发器，下图所示电路虚线框内应是 。 A ． 或非门 B ． 与非门 C ． 异或门 D ． 同或门 17．用n 个触发器构成计数器，可得到最大计数摸是 B 。 A ．n B ．2n C ．2 n D ．2n-1 18．) (F ,)6,5,4,3,2,1,0(C)B ,,F(A == ∑则m C (A)ABC (B)A+B+C (C)__ __ __ C B A ++ (D) __ ____C B A 19．或非门构成的基本RS 触发器，输入端SR 的约束条件是（A ） (A)SR=0 (B)SR=1 (C)1__ __ =+R S (D) 0__ __=+R S 21．在CP 作用下，欲使D 触发器具有Q n+1 =__ n Q 的功能，其D 端应接（ D ） (A)1 (B) 0 (C) n Q (D) __n Q

数字逻辑和设计基础 期末复习题

1、采用3-8线译码器74LS138和门电路构成的逻辑电路如图所示，请对该电路进行分析，写出输出方程，并化解为最简与-或式。（10分） 1、解：分析此图，可知：F1=0134m m m m +++， F2=4567m m m m +++ 化简过程：由卡诺图及公式化简均可，此处略 化简得：1F A C BC =+（2分） 2F A = 2.已知逻辑函数： F ABC ABC ABC ABC ABC =++++，试用一片4选1数据选择器和门电路实现该逻辑函数，要求采用代数法，写出设计全过程，并画出电路图。 （10分） A 1 ST Y D 0D 1D 2D 3 A 0 ① 写出逻辑函数F 的表达式（2分） ==F A B C AB C ABC A BC ABC A B C AB C C A BC ABC A B C AB A BC ABC =+++++++++++（） ② 写出4选1数据选择器输出端逻辑函数Y 的表达式（2分） 100101102103Y A A D A A D A A D A A D =+++ ③令 10A A A ==、B ，比较F 和Y 两式可得： （2分）

01231D C D D D C ==== ④ 根据上式画出的逻辑图。（4分） 五、 画出下列各触发器Q 端的波形：（设Q n = 0）(10 分，每小题5 分) 1、已知JK 触发器输入信号J 和K 、时钟脉冲CP 、异步置位端D R 和D S 的波形如下图 所示，试画出触发器输出端Q 的波形，设初始状态为0。（5分） Q CP J S D D K J 2、下图由边沿D 触发器构成的触发器电路，设其初始状态为0。输入信号如右 图所示，试画出Q 端的输出波形。（5分） CP Q D R D

数字逻辑试卷(A)

数字逻辑试卷(A) 1．十进制数的特点一是（ 逢十进一 ），二是有（ 十 ）个计数符号 2. R 进制数R M 可表示为R M = ∑--=1 n m i i a （ R ） 3. (15.75)10 =（ 1111.11 ）8 4. (562)10 =（ 0101 0110 0010 ）8421BCD 5．(1010.10)2 =（ (A.8)16 ）16 6．每位八进制数可用（ 3 ）位二进制数表示。 7．ASCII 码是七位二进制代码，最多可以表示（ 128 ）个字符。 8．最基本的逻辑门电路是（ 与 ）门、（ 或 ）门和（ 非 ）门。 9．8个变量有（ 28 ）个最小项。 10．施密特触发器V ＋≠V －称之为（ 滞后 ）特性。 二、判断（每小题1分，本大题10分） 1．循环码也是BCD 码。（ n ） 2. 同或是异或的反。（ y ） 3. 1=+ABCD D C B A ( n ) 4．组合电路是各种门电路构成的，不包含触发器。（ y ） 5．二进制译码器给定输入，所有输出中只有一个是有效电平。（ y ） 6．优先编码器允许多个输入同时有效。（ y ） 7．边沿触发器的状态变化只能发生在CP 有效边沿到达的一瞬间，在CP 的高电平、低电平期间以及无效边沿时触发器状态不变。（ y ） 8．异步时序电路无统一的时钟。（ y ） 9．Mealy 型时序电路的输出是输入和现态的函数。（ y ） 10．多谐振荡器需要外加触发信号才能产生矩形波输出。（ n ） 三、单项选择（将正确选择的编号填入括号中，每小题1分，本大题10分） 1．下列BCD 码哪个是无权码？（B ．余3码 ） 2．逻辑函数的哪种表示方式是唯一的？（B ．真值表） 3．下列哪种门输出端不能直接并联？（ C ．普通与非门） 4．下列哪种电路在输出端可以得到输入变量的全体最小项？（A ．二进制译码器 ） 5．二——十进制编码器有十个输入，有几个输出？（ B.4个 ）

数字逻辑期末考试题

数字逻辑考试题 数字逻辑考试题(一) 一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。 3. 三态门的输出有 、 、 三种状态。 6. ABC C B A Y =),,( 的最简式为Y= 。 7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。 10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。 11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。 12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。 13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。 二、选择（共10分，每题1分） 1. DE BC A Y +=的反函数为Y =（ ）。 A. E D C B A Y +++?= B. E D C B A Y +++?= C. )(E D C B A Y +++?= D. )(E D C B A Y +++?= 3. 十进制数25用8421BCD 码表示为（ ）。 A. 10101 B. 0010 0101 C. 100101 D. 10101 4. 若用1表示高电平，0表示低电平，则是（ ）。 A. 正逻辑 B. 负逻辑 C. 正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。 A. AC BC AB Y = B. BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。 A. 1个 B. 2个 C. 3个 D. 4个 9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。 A. 在结构上只能由各种门电路组成 B. 电路中不包含记忆（存储）元件 C. 有输入到输出的通路 D. 有输出到输入的反馈回路 10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输 出07~Y Y 为（ ）。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 三 、简答题（共15分，每题5分）

2015数字逻辑复习题

数字逻辑复习提要 一、选择题 1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A ． B ． C ． D ． 7．组合电路是指 B 组合而成的电路。 A ．触发器 B ．门电路 C ．计数器 D ．寄存器 8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1 =Q ，则A ，B 输入应为 A 。 A ．A=0，B=0 B ．A=1，B=1 C ．A=0，B=1 D ．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A ．3 B ．4 C ．5 D ． 10 D B A D B A D B A ++D B A D C A C B A ++D C A D B A C B A ++D B A D B A D B A ++

10．n 个触发器构成的扭环计数器中，无效状态有 D 个。 A ．n B ．2n C ．2 n-1 D ．2n -2n 11．GAL 器件的与阵列 ，或阵列 D 。 A ．固定，可编程 B ．可编程，可编程 C ．固定，固定 D ．可编程，固定 12．下列器件中是 C 现场片。 A ．触发器 B ．计数器 C ．EPROM D ．加法器 13．IspLSI 器件中，缩写字母GLB 是指 B 。 A ． 全局布线区 B ．通用逻辑块 C ．输出布线区 D ．I/O 单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。 A ． 译码器 B ．编码器 C ．全加器 D ．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 C 个。 A ．8 B ．2 C ．3 D ．4 16． 为将D 触发器转换为T 触发器，下图所示电路虚线框内应是 。 A ． 或非门 B ． 与非门 C ． 异或门 D ． 同或门 17．用n 个触发器构成计数器，可得到最大计数摸是 B 。 A ．n B ．2n C ．2 n D ．2n-1 18．F(A,B,C) = ∑m(0,1,2,3,4,5,6)，则F=（C ） (A)ABC (B)A+B+C (C)__ __ __ C B A ++ (D) __ ____C B A 19．或非门构成的基本RS 触发器，输入端SR 的约束条件是（A ） (A)SR=0 (B)SR=1 (C)1____=+R S (D) 0__ __=+R S 21．在CP 作用下，欲使D 触发器具有Q n+1 =__ n Q 的功能，其D 端应接（ D ） (A)1 (B) 0 (C) n Q (D) __n Q

数字逻辑考试答案

中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） 101 0101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ） A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。

数字逻辑试卷

东莞理工学院（本科）试卷（A 卷） 2008 --2009 学年第一学期 《数字逻辑》试卷 开课单位： 计算机学院 ，考试形式：闭卷，允许带 入场 题序 一 二 三 四 五 六 七 八 总 分 得分 评卷人 一、 填空题（共40分，每题2 分） 1、十进制数126.625的二进制编码 ，十六进制编码 。 2、十进制数15的BCD 码 ，余3码 。 3、已知[N]补= 10100000，则其[N]原= 。 4、逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 。（填选项代号） A 、G F = B 、G F =' C 、G F =' D 、1G F ⊕= 5、某存储器地址线为A 0-A 11，数据线为D 0-D 7，该存储器容量为 字节。 6、消除函数 的竞争冒险，应增加冗余项 。 7、实验时，TTL 芯片发烫，不可能的原因是 。 A 、插反芯片 B 、电源使用12V C 、电源与地短路 D 、电源使用4V 8 、 常 用 两 种 集 成 同 步 时 序 电 路 器 件 、 。 9、脉冲异步时序电路中，触发器状态的变化 （是、不是）同时发生的。 10、某同步时序电路，状态转移图如图所示，其功能 得分

是。 11、555定时器的功能有、、。 12、超前进位加法器与串行进位加法器相比，速度。 13、8位ADC输入满量程为10V，当输入5V电压值，数字输出量为。 14、芯片74LS32如下图所示，内含个输入端的门。 15、若要某共阴极数码管显示数字“5”，则显示代码abcdefg为。（0000000~1111111） 16、与TTL门电路相比，CMOS门电路功耗（大、小），速度（快、慢）。 17、电可擦可编程存储器是。 A.ROM B.PROM C.EPROM D.EEPROM 18、在下列电路中不是组合逻辑电路的是。 A、译码器 B、编码器 C、全加器 D、寄存器 19、触发器按结构可分为基本触发器、触发器、触 发器、触发器等。 20、与普通门电路不同，OC门在工作时需要外接和。 二、逻辑函数简化（共14分）得分

2018~2019数字逻辑设计期末考题

2018~2019 数字逻辑设计期末考题 回忆 by liuxilai && 18~19年选课同学 一、简答题（6×5=30分） 1、非确定组合逻辑优化中的蕴含项、质蕴含项和实质蕴含项 2、简述SR、D、JK、D触发器的功能 3、建立时间（setup time）和保持时间的概念，并说明如何确保同步时序逻辑电路正常的工作 4、请简述摩尔机、米利机和同步米利机的概念，并说明如何将前两者转换为后者 5、状态等价的两个含义 6、状态分配的五个原则 二、组合逻辑（2×10=20分） 1、用卡诺图化简以下函数，画卡诺图，并写出蕴含项与实质蕴含项（SOP） F(A,B,C,D)=m(0,2,8,9,10,14)+d(3,4,5) 2、用QM算法化简以下函数 F(A,B,C,D)=m(0,1,2,5,6,7,8,9,10,14)+d(12) 三、时序逻辑（15×2=20） 1、用163计数器设计从1~24计数的计数器，输入为时钟信号CLK，，使能信号En,输出为进位ECO与h[4:0]。 2、使用蕴含表法化简以下状态表 四、状态机设计（30分） 1（10分）、用verilog语言，设计识别串行同步输入序列为1的同步米利机，初始状态复位时输出为0，当1的个数被3整除时输出为1. 2、（20分）米利机，当输入序列中出现011或101时，输出z0有效，序列可重叠。

1（10分）、给出以下状态图，补充完整（图中状态内的编码与输入序列无关）。 2）使用D触发器与最少的NAND与非门，根据上面的状态分配设计电路 （2分）画出二进制状态表 （8分）触发器激励输入与电路输出的卡诺图化简，并写出化简后的函数。

数字逻辑复习题

《数字逻辑》复习题 一选择题 1．逻辑表达式Y=AB可以用 ( C ) 实现。 A.正或门 B.正非门 C.正与门 D.负或门 2．在( A )的情况下，“或非”运算的结果是逻辑 1 。 A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 3．CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。 A. 微功耗 B. 高速度 C. 高抗干扰能力 D. 电源范围宽 4.在下列逻辑电路中，不是组合逻辑电路的有( D )。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 5．一块数据选择器有三个地址输入端，则它的数据输出端最多应有（ D ）。 A.3 B.6 C.7 D.8 6．组合逻辑电路的特点是（ B ）。 A. 输出与以前输入有关 B. 输出只由当时输入决定 C. 输出与原来输出有关 D. 输出由当时和以前输入共同决定 7．若在编码器中有90个编码对象，则要求输出二进制代码位数为( C )位。 A.5 B.6 C.7 D.8 8．数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C ）。 A.2路 B.全部 C.1路 D. 4路 9．八路数据分配器，其地址输入端有( C )个。 A.1 B.2 C.3 D.4 E.8

10．同步计数器和异步计数器比较，同步计数器的显著优点是( A )。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制 11．8 位移位寄存器，串行输入时经( D )个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 12．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容 ( D )。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 13．基本的逻辑运算是（ C ）。 A. 异或 B. 与非 C. 与、或、非 D. 或非 14．格雷码的特点是位置相邻的数码中只有（ A ）。 A. 一位不同 B. 二位不同 C. 高位相同，其他全不同 D. 各位全不同 15．函数F= 的反函数是（ A ）。 A. B. C. D. 16. 三极管可作为无触点开关用，当它处于截止状态时，相当于开关处于 （ B ）。 A. 闭合状态 B. 断开状态 C. 时断时开 D. 先断后开 17. 要区分60个数符，至少需（ C ）位二进制代码。 A.4 B5 C.6 D.7

“数字逻辑”试题复习资料

………密………封………线………以………内………答………题………无………效…… 电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分 一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为 ( 001101) 2 , 问对应的8-bit的补码为 ( 00001101 )2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C )只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’

数字逻辑习题答案-毛法尧-第二版

数字逻辑习题答案-毛法尧-第二版

毛法尧第二版 习题一 1.1 把下列不同进制数写成按权展开式: ⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3 ⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4 ⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3 ⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-3 1.2 完成下列二进制表达式的运算: 1.3 将下列二进制数转换成十进制数、八进制数和十六进制数： ⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10 ⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×

16-2=(0.828125)10 ⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)10 1.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位： ⑴(29)10=(1D)16=(11101)2=(35)8 ⑵ (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8 ⑶ (33.333)10=(21.553F7)16=(100001.010101)2=(41.252 37)8

1.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除? 解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除. 1.6 写出下列各数的原码、反码和补码： ⑴0.1011 [0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011] =0.1011 补 ⑵0.0000 [0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000 ⑶-10110 [-10110]原=110110; [-10110]反=101001; [-10110]补=101010 1.7 已知[N]补=1.0110,求[N]原,[N]反和N. 解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.1010 1.8 用原码、反码和补码完成如下运算：

(完整版)数字逻辑期末试卷(B卷)试题及答案

华东师范大学期末试卷(B) 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑________ 学生姓名：___秦宽________________ 学 号：_2013041046__________________ 专 业：____软件工程_______ 年级/班级：13级软件工程 课程性质：公共必修、公共选修、专业必修、专业选修 一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 答案：与逻辑 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 答案：))((C A B A F D ++= ∑=m F (5，6，7) 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 答案：'D A + 4. 从结构上看，时序逻辑电路的基本单元是 。 答案：触发器 5. JK 触发器特征方程为 。 答案：Q K JQ ''+ 6.A/D 转换的一般步骤为：取样，保持， ，编码。 答案：量化

二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 B C

数字逻辑期末复习题

一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++= 功能相等的表达式为 ___C_____。 A ． D C B A F +++= B ． D C B A F +++=

C ． D C B A F = D ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 Q 的频率为_____D_____。 ． 100KHz D ．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A ． 计数器 B ． 译码器 C ． 加法器 D ．多路选择器 10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。 A ． 0100100 B ．1100011 C ． 1011011 D ．0011011

数字逻辑考题及答案

数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（）8 =（ ）16 2、 10= ( )2 3、（FF ）16= ( 255 )10 4、[X]原=，真值X= ，[X]补 = 。 5、[X]反=，[X]补= 。 6、-9/16的补码为，反码为 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。 4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分）

5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 8分 2、分析以下电路，其中X 为控制端，说明电路功能。（10分） 解：XABC C B A X ABC X C B A X C B A X C B A X F ++++?+?= 4分 )()(ABC C B A X C B A X F ++⊕⊕= 4分 所以：X=0 完成判奇功能。 X=1 完成逻辑一致判断功能。 2分

数字逻辑复习资料

请大家自觉看光盘上的PPT和老师布置的作业和答案以及课本 第一章基本知识 1.1了解 1.2数制及其转换 1.2.1进位计数制： △基数：指计数制中所用到的数字符号的个数。如R进制，R即为基数。 △位权：指在一种进位计数制表示的数中，用来表明不同数位上数值大小的一个固定常数。了解二进制、八进制、十六进制。 举个简单的例子：二进制数1011.01可以表示成： （1011.01）2=1X23+0X22+1X21+1X20+0X2-1+1X2-2 1.2.2数制转换： ①、十进制转换为二进制数（整数部分采用除2去余法，小数部分采用乘2取整法）：具体见下图：

②、二进制与八进制、十六进制之间的转换：具体见课本P9。 1.3带符号二进制数的代码表示 主要掌握原码、反码、补码，具体见课本P13（切记0表示正，1表示负） 1.4几种常见的编码: 主要掌握8421码，余3码，格雷码。 下面是二进制数与格雷码的转化过程，二进制数的最高位和格雷码的最高位相同，然后接下来的各位数都要二进制数所在那位同前一位异或产生的结果 作业：P18 1.5 1.7 1.9 1.12 第二章逻辑代数基础 2.1逻辑代数的基本概念 前几节主要是记住一些公理和定理，这也为后面的复合运算打下基础 逻辑代数L式一个封闭的代数系统，它有一个逻辑变量集K，常量0和1以及“与”“或”“非”3种基本运算所构成，记为L={K,+,·，-，0,1} 五条基本公理：课本P19 2.1.1逻辑变量及基本逻辑运算：课本P20 2.1.3逻辑函数的表示法：（常见方法有逻辑表达式、真值表、卡诺图3种）P23有说明，

具体后面讲 2.2逻辑代数的基本定理和规则 2.2.1基本定理：记住8个基本定理，课本P24 2.2.2重要规则（1.、代入规则；2、反演规则； 3.、对偶规则）其中2、反演规则；3.、对偶规则比较重要 反演规则：如果将逻辑函数F表达式中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量（黑体字即为反演规则与对偶规则的区别之处） 对偶规则：如果将逻辑函数F表达式中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”， ①.异或逻辑：变量A、B取值相同，F为0；变量A、B取值相异，F为1； ②.同或逻辑：变量A、B取值相同，F为1；变量A、B取值相异，F为0 具体见P28 2.3逻辑函数表达式的形式和变换 2.3.1逻辑函数表达式有两种基本形式：“与-或表达式”（顾名思义先与后或）和“或-与表达式”（先或后与） 最小项和最大项的定义和性质，要知道什么是最小项和最大项，具体看课本P29， 最大项与最小项之间存在互补关系（这句话在后面的知识经常用到） △逻辑函数表达式的标准形式 （1）、（这个概念老师上课特别提问了好几次的）标准与-或表达式：由若干个最小项相或构成的逻辑表达式称为标准与-或表达式，也叫最小项表达式。 具体内容P31 2.3.3逻辑函数表达式的转换 1.代数转换法 2.真值表转换法（重点）P33 2.4逻辑函数化简： 这一节主要掌握卡诺图的化简法，而且是整章的重点，绝对考 具体内容见课本例子，课本上已经讲的很详细了P37开始 作业：P48 2.2（1）（2） 2.3 2.4 2.6（1）（3） 2.7 2.8（1）（3） 2.11 第三章集成门电路与触发器 3.1-3.2数字集成电路的分类： 1、根据采用的半导体器件分类：有双极型集成电路和单极型集成电路（即MOS集成电路）其实这两节主要是谈谈一些概念，大家理解就好了，关键还是后面两节 3.3逻辑门电路 这节主要掌握与门，或门，非门三种简单逻辑门电路以及TTL逻辑门集成电路，请务必记住各自的逻辑符号。 ①．与门：有两个以上输入端和一个输出端； ②．或门：有两个或两个以上输入端和一输出端； ③．非门：有一输入端和一输出端。 ④．典型TTL与非门：记住工作原理： 输入全高，输出为低； 输入有低，输出为高； 3.4触发器 这节务必记住4种触发器的逻辑功能和工作原理以及能画出输出端Q的波形图。