基于FPGA的嵌入式监控系统设计

基于FPGA的嵌入式监控系统设计

来源：无线测温.testeck.

目前，图像监控系统大多采用PC和视频采集卡作为系统主要部分，基于嵌入式技术的图像监控系统设备在我国还只是起步阶段，没有成熟的产品应用。这一现状的根本原因就是我国在开发这类产品时，没有统一的开发标准和共用的开发平台，而且没有可靠的功能和性能测试标准，各个企业的开发技术力量分散，极大的影响了该类产品开发的效率和可靠性。而制造出来的产品同国外同类产品相比，功能相差太大，没有竞争力，市场基本上被国外公司所占领。因此，开发一个该类嵌入式系统势在必行。

系统总体方案

为了实现自动图像报警和图像采集，本文设计了动体检测算法，这是因为绝大多数情况下我们只对监控区域中运动的物体感兴趣，这样可以过滤掉只包含静态背景的图像，从而降低了对有限的嵌入式硬件资源的消耗。由于活动物体大多是人，而且这也是图像监控的目标，为此加入了人体信号探测器，用以辅助动体检测，以达到降低图像报警误报率的目的。本系统主要集成了图像采集、控制和存储等器件或芯片，组成了以FPGA为控制核心的实时图像监控系统。系统

的总体方案如图1所示。

图1 图像监控系统结构图

系统工作流程为：系统上电后，FPGA从外部EEPROM自动加载程序，I2C模块对CIS进行初始化工作参数配置。CIS 向FPGA输入图像数据信号，FPGA将采集的原始数据(RAW)转换成RGB格式，帧缓冲模块(Frame Buffer)每次将相邻两帧图像数据写入SDRAM，然后比较这两帧图像的差值，如果差值大于设定的阈值，并且人体探测器输出高电平，就认为检测到了外界场景的运动，系统会自动将捕获的图像输出到SD卡进行存储。图2给出了系统的工作流程。

图2 系统工作流程图

图3 电源电路原理图

系统硬件设计与实现

图像监控系统处理的数据量较大，同时还要满足实时性要

求，因此板载电路需要选用容量较大，速度较快的器件。本系统采集的一帧图像分辨率大小为640×480，色深是24位，检测时需要在SDRAM缓存两帧，因此SDRAM的容量必须大于1.8M字节(640×480×3×2=1843200字节)，由于每个像素位宽为24位，同时NIOS是32位的处理器，所以SDRAM的位宽最好是32位。外部提供给FPGA的晶振频率必须大于CIS的像素时钟25MHz。考虑到检测算法需要较多的逻辑资源，因此FPGA的片内LE要很丰富，另外FPGA的管脚必须要满足外部器件连接的要求，在本系统中要实现所有器件的I/O口相连，FPGA的I/O管脚必须大于150个。由于电路原理图较多，这里只给出其中的一部分。

主控制芯片电路

本系统选用的Cyclone系列FPGA器件的具体型号是EPlCl2Q240C8。逻辑资源达12060个逻辑单元(LE，Logic Elements)，片内RAM的容量为239616bits。完全可以满足图像采集的设计要求。其内核供电采用1.5V、0.13um工艺，功耗较低。Cyclone器件支持各种单端I/O接口标准，如3.3V、2.5V、1.8V、LVTTL、LVCMOS、SSTL。Cyclone器件具有两个可编程锁相环(PLL)和八个全局时钟线，提供健全的时钟管理和频率合成功能，实现最大的系统性能。Cyclone器件具有高级外部存储器接口，允许设计者将外部单数据率(SDR)SDRAM，双数据率(DDR)、SDRAM和DDR FCRAM器件

集成到复杂系统设计中，而不会降低数据访问的性能。Cyclone系列FPGA器件基于一种全新的低成本架构，从设计之初就充分考虑了成本的节省，因此可以为价格敏感的应用提供全新的可编程的解决方案。

电源电路

一般而言，FPGA器件出于芯片设计、多电平接口的需要，电源都分为两组：VCCINT和VCCIO，即内核电源和I/O电源，随着芯片内部连线尺度的逐渐减小，核心电源电压和接口电压也越来越低。本设计中EPlCl2器件的VCCINT为1.5V，VCCIO 为3.3V。目前总的来说有三种电源解决方案，分别是线性稳压器电源(LDO)、开关稳压器电源和电源模块。

LDO线性稳压器适用于降压变换，具体效果与输入/输出电压比有关。从基本原理来说，LDO根据负载电阻的变化情况来调节自身的内电阻，从而保证稳压输出端的电压不变。其变换效率可以简单地看作输出与输入电压之比。

由于采用线性调节原理，LDO本质上没有输出纹波。与LDO 相比，DC/DC调整器输出纹波电压较大、瞬时恢复时间较慢、容易产生电磁干扰(EMI)。系统电源输入电压为5V，3.3V电压供电部分采用了ASl084；此外，对于FPGA的PLL工作需要的1.5V电源部分，采用AMS1117-1.5 LDO来实现。

由于Altera的PLL是模拟电路实现的，其对电源噪声比较敏

感，所以在设计PCB的时候，对给PU的供电部分要做一些特殊的处理。即使在设计中没有用到PLL也必须给其供电。本系统中选用的EPlCl2F400C8芯片的输入输出接口电压为3.3V，内核电压降低到1.5V，这样可以降低功耗，有利于系统的稳定，但也给电源供电和其它芯片的选择带来了麻烦，系统中其它芯片的接口电压必须为3.3V，至少也要兼容3.3V，电源设计中需要考虑的主要问题是功率是否满足的问题。SD卡接口电路

在各种存储设备中，SD卡不仅小巧，而且功耗很低，另外市面上常见SD卡的容量可达到2GB以上，因此非常适合用于对体积和功耗要求严格的嵌入式图像存储。如图4所示，SPI 的两个数据线DAT0、CMD分别接上拉电阻，这是为了使本电路可以与MMC卡的接口兼容。卡的供电采用可控方式，这是为了防止SD/MMC卡进入不确定状态时，可以通过对卡重新上电使卡复位而无需拔出卡。可控电路采用P型MOS 管，由FPGA的GPIO口SDPC进行控制，当SDPC输出高电平时，MOS管关断，不给卡供电；当SDPC输出低电平时，MOS管开通，VCC3V3电源给卡供电。考虑管子开通时，漏极与源极之间的压降要足够小(保证SD/MMC卡的工作电压在允许X围内)，管子允许通过的电流也要满足卡的要求，一般一XSD/MMC 卡工作时的最大电流通常为45mA左右，所以

选用的MOS管要求允许通过100mA左右的电流。采用2SJ355的目的是当它开通时，管子上的压降比较小。

图4 SD卡电路原理图

图5 图像传感器电路原理图

卡检测电路包括两部分：卡是否完全插入到卡座中和卡是否写保护。检测信号由卡座的两个引脚以电平的方式输出。当卡插入到卡座并插入到位时，SDIN(第10脚)由于卡座内部触点连接到GND，输出低电平；当卡拔出时，该引脚由于上拉电阻R2的存在而输出高电平，该输出由FPGA的输入引脚来检测。卡是否写保护的检测与卡是否完全插入到卡座中的检测原理是一样的。

图像传感器电路

图像的输入端的采集模块是CMOS图像传感器，与CCD传感器相比，CMOS传感器不仅成本远低于CCD产品。而且CMOS 传感器可轻松实现较高的集成度(比如CMOS被广泛用于拍摄手机的微型摄像头)，另外CMOS传感器拥有超低功耗的优点。本系统图像采集用于监控领域，对于图像的质量要求不是非常高，而对传感器的功耗要求必须很低，而且可以直

接输出系统需要的数据格式，因此本系统的图像采集部分选用了CMOS图像传感器。

在本设计中采用美光科技公司的MT9M011型号CMOS图像传感器，MT9M011是一块SXGA(super extended graphics array，超大扩展图像阵列)制式的1/3英寸主动式数字图像传感器，其有效图像序列X围为1280×1024，结合了众多数码照相机具有的功能如开窗取景、行列跳跃、快照模式等等，可以通过一个两线的串口来实现可编程操作，并且具有功耗低的特点。片载A／D转换器将提供每像素I/O位的输出精度，帧有效和行有效信号将在特定的引脚上输出，并且还配有像素时钟同步响应的有效数据。

NiOS系统软件设计及实现

本系统的软件设计是以C语言形式在利用Altera公司的软件集成开发工具IDE所提供的硬件配置模块(HAL)的函数支持下来完成编写的。系统启动后，进行初始化工作，初始化程序主要完成初始化DMA通道及清FIFO控制接口的FIFO缓冲器等。随后系统进入主循环状态，并检测按键。当检测到DETECT时，启动FIFO控制接口开始保存数据，当检测到data_avaible有效时，启动一次DMA传输。如此循环，直到检测到SAVE_DONE为止，就实现了图像数据的采集功能。UART传输程序设计

uart传输程序主要是将图像数据传输到电脑进行显示，用于调试。在PC端，通过串口接收工具和Matlab将图像显示出来。Nios II系统中，可以通过ANSI C文件操作的标准库函数来执行UART传输(uart 0)，即将UART作为文件来处理。执行过程为：打开外设UART并获得外设旬柄——fopen()；向外写入数据——fWrite()；关闭外设——fclose()。

SD存储卡的程序设计

SD卡程序设计包括驱动程序和文件系统两部分设计。两部分通过文件系统的接口函数相连接。驱动程序包括硬件配置模块和命令应用模块。硬件配置模块包括访问SD卡的硬件环境配置、SPI接口实现通讯的基本函数、内存变量初始化以及SPI中断的处理。命令应用模块提供访问SD 卡的读数据函数和写数据函数。

结论

本文主要完成了嵌入式图像监控系统的设计，该系统克服了模拟图像监控技术具有的弊端，在普通家庭、临时性作业场所中具有很强的应用前景。这些领域一般对视频传输指标的要求不一定很高，但要求便于携带，同时功耗较小(例如临时性场合等)，具有体积小、功耗低、成本低、速度快、稳定性好等特点，可以有效地克服传统的基于计算机的监控系统的缺点。系统可做为一个智能部件“嵌入”到各种应用系

统中，如将其配上网络接口接上计算机系统，即可构成一个监控网络系统，是一种相对独立的OEM部件。

基于FPGA的嵌入式技术

基于FPGA的嵌入式技术 “嵌入式系统是一个面向应用、技术密集、资金密集、高度分散、不可垄断的产业，应用在通信、航空航天、消费类电子产品等各种领域中。”随着经济的发展，各领域对嵌入式产品的应用需求呈现多样化，嵌入式系统设计技术和芯片技术也不断革新。传统设计ASIC的成本很低，但设计周期长、上市时间晚、风险较大。基于FPGA的嵌入式系统设计可以缩短设计周期，加快上市时间，抢占市场先机。 1、概述 现场可编程门阵列FPGA（Field-Programmable Gate Array）是由复杂可编程逻辑器件CPLD（Complex-Programmable Logical Device）发展而来。其功能强大，设计灵活。设计性能能够与ASIC媲美。而且，性能价格比也可以与ASIC抗衡。因此，FPGA在嵌入式系统设计领域越来越重要。 FPGA的基本结构由以下几个部分：CLB（Configurable Logic Blocks）、IOB （Input/Output Blocks）和PI（Programmable Interconnection）。随着工艺的进步和应用需求，一般在FPGA中还包含以下可选结构：Memory、数字时钟管理单元、Select I/O、乘法器和加法器、硬IP核和微处理器等。随着FPGA性能提高和设计人员能力提高，FPGA将进一步扩大可编程芯片领地，使专用芯片更高端和超复杂。[1] 2、可编程片上系统（SOPC） 可编程片上系统（SOPC）是一种特殊的嵌入式系统。片上是指由单个芯片完成整个系统的主要逻辑功能；可编程使其具有灵活的设计方式，可以裁剪、扩充、升级。并且，SOPC结合了SOC和FPGA各自的优点，具备软硬件在系统可编程的功能。 SOPC至少包含一个嵌入式处理器内核，具有小容量片内高速RAM，一部分IP Core（简称IP），大量的片上可编程逻辑，处理器调试接口和FPGA编程接口等。SOPC设计技术涵盖了嵌入式系统设计技术的全部内容。包含以处理器和实时多任务操作系统为中心的软件设计技术、以PCB和信号完整性分析为基础的电路设计技术及软硬件协同设计技术。[2] 3、IP资源复用理念与IP Core设计 IP资源复用是指在集成电路设计中，通过继承、共享或购买所需的知识产权内核，利用EDA工具进行设计、综合和验证，加速流片设计过程，降低开发风险。IP核复用技术已逐渐成为现代ASIC设计的重要手段，不仅应用于专用集成电路设计，也广泛使用于基于FPGA的嵌入式系统设计领域。设计师倾向于使用IP内核保持和提高产量。

基于FPGA的软核处理器在嵌入式中的运用

基于FPGA的软核处理器在嵌入式中的运用 随着一些ASIC 应用开发日益受到成本的困扰，OEM日渐转向FPGA 来构建自己的系统。这些系统中绝大多数需要一个处理器为了给设计者提供一个为FPGA 优化的灵活的嵌入式处理器方案，满足16位和32位嵌入式处理器市场的需求，Altera公司公司推出Nios II 系列32位RSIC嵌入式处理器。这是Altera的第二代软核嵌入式处理器，性能超过200DMIPS，在Altera FPGA 中实现仅需35美分。因为Nios II处理器是软核，因此开发者能够从无限的系统配置组合中选择满足性能和成本目标的方案，而不必为系统级设计考虑采用ASIC。 与此同时赛灵思公司（Xilinx,Inc.）宣布推出Virtex?-5 FXT 器件。这些FPGA 器件在业界率先集成了嵌入式PowerPC?440处理器模块、高速RocketIO?GTX收发器和专用XtremeDSP?处理能力。作为65nm Virtex-5系列的第四款平台， Virtex-5 FXT提供了极高的性能，还可帮助设计人员降低系统成本、缩小板尺寸并减少元件数量。在赛灵思公司以及业界领导厂商提供的逻辑、嵌入式和DSP开发工具以及IP内核的支持下，Virtex-5 FXT FPGA为有线和无线通信、音频/视频广播设备、军事、航空航天、工业系统以及其它众多应用提供了一个终极系统集成平台。 从FPGA两大主要生产公司的设计方向上我们可以看出，未来的嵌入式发展将向基于软核处理器的FPGA发展，也就是常称之为的SoPC(可编程片上系统Sysein on a Programmable Chip)设计思想。基于FPGA 的SoPC 具有设计灵活、可裁减、可配置、可扩充、可升级的特点，并具备软硬件在系统可编程的功能。我们借助强大得EDA 工具，在设计嵌入式系统时，不仅可以实现软件的可裁减性，同样可以实现硬件的可裁减性，并且可以自主定义处理器的引脚，方便PCB板布线，同样方便更改设计。 Altera 的Nios 处理器和Stratix FPGA 是其Maestro 平台的核心，它具有的核心功能提供了前所未有数据为中心的功能。能够用于任何需要32位嵌入式处理器的应用。据介绍，Nios II 系列包括三种软CPU 核，一个是最大系统性能，一个是为最少逻辑使用量优化的，还有一个是二者之间的平衡。所有核都是100% 代码兼容，让设计者根据系统需求变化改变C P U ，而不会影响现有的软件投入。Nios II系列是建立在前一代成功的基础之上，以部分的资源提供高得多的性能。 另外，Nios II处理器具有健全的软件开发套件，包括编译器、集成开发环境（IDE ），JTAG 调试器，实时操作系统（RTOS）和TCP/IP 协议栈。Nios II嵌入式处理器结合Altera的低成本Cyclone 系列和高性能StratixII 系列FPGA 和HardCopy 结构化ASIC系列，在价格、性能和功能上具有很高的灵活性。Lytle先生认为，Nios II系列增加了Altera 在嵌入式处理器市场上的机会。当第一代Nios 处理器为Altera 开辟了新的应用和市场之门时，Nios II嵌入式处理器系列有望增加公司在16位和32位嵌入式处理器市场上的机会。从使用Altera 低成本Cyclone FPGA 系列的探鱼器和引擎测试仪到使用高性能Stratix系列的视频处理和高级通信系统，Altera的软核嵌入式处理器已经成为新应用中使用可编程逻辑的推动力。 在单片器件上集成重要处理性能和SERDES元件，可为那些需要节约板级空间和成本、同时又需要满足高性能要求的设计人员提供巨大的价值。例如，在无线应用中，Virtex-5

基于FPGA的嵌入式系统毕业论文课程设计

目录 1 NiosⅡ CPU的体系结构3 NiosⅡ处理器的结构 (3) NiosⅡ处理器的基本组成 (3) Debug模块 (3) NiosⅡ开发环境简介 (3) 2 IP核4 SDRAM控制器 (4) 3 基于SOPC的温湿度监测系统设计5 系统总体设计方案 (5) SOPC硬件系统设计 (6) SOPC软件系统设计 (9) NiosⅡ软件系统设计 (9) NiosⅡ IDE C/C++Build属性配置 (13) 软件系统的设计流程 (15) 4 实验结果与分析15结论18

SOPC是可编程片上系统，即一种特殊的嵌入式系统。首先它是片上系统（SOC），由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色。构成SOPC的途径有基于FPGA嵌入IP硬核的系统、基于FPGA嵌入IP软核的系统和基于HardCopy 技术的SOPC系统三种方式。本文介绍基于FPGA的嵌入IP软核的SOPC系统实现方法，设计了一种基于SOPC的温湿度监测系统。通过Quartus II 软件里的SOPC builder把Nios II Processor、Avalon总线、UART、SDRAM_controller、Flash Memory、Avalon三态桥等多个IP核集成生成系统所需的SOPC。传感器扩展板采用Mega8作为主控芯片，用于数据的采集、显示以及和PC的通信。同时配有由SPI总线控制的数码管，可以显示传感器的测量结果，以及与PC通信过程中的具体情况。对外采用波特率为115200的串口进行通信，用户可通过串口向该模块发出各种查询命令以查询传感器的状态。本次设计使用NiosII IDE编写应用程序，发送相应指令，获取温度和湿度的值，同时显示在Console窗口。 关键词： SOPC技术；FPGA开发板；IP核；温湿度监测；NiosⅡ处理器；Mega8芯片

基于fpga的嵌入式系统设计——复习题

《基于fpga的嵌入式系统设计》复习题 1、名词概念解释： （1）ASIC，FPGA，SOC，SOPC，NIOS II，I/O ，IP ； （2）VHDL，verilog HDL，HDL，EDA ； （3）功能仿真，后仿真，设计综合，设计验证； （4）嵌入式系统的定义： 以应用为中心、以计算机技术为基础、软硬件可裁剪、适应应用系统对功能、 可靠性、成本、体积、功耗等严格要求的专用计算机系统。 （5）嵌入式系统的组成： 嵌入式系统主要由嵌入式处理器、外围设备、嵌入式操作系统及应用软件等组 成，它是集软硬件于一体的可独立工作的“器件”。其中：嵌入式处理器是嵌入 式系统的核心部件，具有小型化、高效率、高可靠性、高集成度等特点。外围 设备是嵌入式系统中用于完成存储、通信、调试、显示等辅助功能的部件。 2、填空题 （1）NiosII处理器有三种运行模式：___________ ，___________ ，_____________ 。（2）CycloneII FPGA支持串行配置器件的isp编程，该特性是通过_____________利用JTAG接口实现的。 （3）在SOPC Builder中，复位地址的偏移量是________，异常地址的偏移量是________。（4）在NiosII的多处理器系统中，最常用的共享资源是____________。 （5）根据Flash是否支持处理器的直接读操作，NiosII处理的bootloader分成两种模式：________________bootloader、________________ bootloader。 （6）用uC/OS-II操作系统实现以太网与轻量IP功能的时候，以太网的中断号至少是____________。 （7）Altera公司的FPGA常用的配置方式： JTAG方式、___________、___________。（8）CycloneII FPGA上面集成的Block RAM为M4K，一个M4K的大小是________。（9）使用QuartusII进行FPGA设计的开发流程是：设计输入、__________、___________、仿真、_________ 。 （10）NiosII IDE为软件开发提供了4个主要功能：工程管理器、编辑器和编译器、调试器、____________ 。 （11）SOPC组件On-chip Memory可以用作RAM外，还可以设置成___________，甚至可以设置成双口存取。 （12）CycloneII EP2C35器件包含4个PLL，每个PLL均有_________个输出。其中第_________个输出的驱动能力最强。

基于FPGA的嵌入式系统

1 NiosⅡ CPU的体系结构3 1.1 NiosⅡ处理器的结构 (3) 1.2 NiosⅡ处理器的基本组成 (3) 1.3 Debug模块 (3) 1.4 NiosⅡ开发环境简介 (3) 2 IP核4 2.1 SDRAM控制器 (4) 2.2FLASH (5) 3 基于SOPC的温湿度监测系统设计5 3.1 系统总体设计方案 (5) 3.2 SOPC硬件系统设计 (6) 3.3 SOPC软件系统设计 (9) 3.3.1 NiosⅡ软件系统设计 (9) 3.3.2 NiosⅡIDE C/C++Build属性配置 (13) 3.3.3 软件系统的设计流程 (15) 4 实验结果与分析15结论18

SOPC是可编程片上系统，即一种特殊的嵌入式系统。首先它是片上系统（SOC），由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色。构成SOPC的途径有基于FPGA嵌入IP硬核的系统、基于FPGA嵌入IP软核的系统和基于HardCopy 技术的SOPC系统三种方式。本文介绍基于FPGA的嵌入IP软核的SOPC系统实现方法，设计了一种基于SOPC的温湿度监测系统。通过Quartus II 软件里的SOPC builder把Nios II Processor、Avalon总线、UART、SDRAM_controller、Flash Memory、Avalon三态桥等多个IP核集成生成系统所需的SOPC。传感器扩展板采用Mega8作为主控芯片，用于数据的采集、显示以及和PC的通信。同时配有由SPI总线控制的数码管，可以显示传感器的测量结果，以及与PC通信过程中的具体情况。对外采用波特率为115200的串口进行通信，用户可通过串口向该模块发出各种查询命令以查询传感器的状态。本次设计使用NiosII IDE编写应用程序，发送相应指令，获取温度和湿度的值，同时显示在Console窗口。 关键词： SOPC技术；FPGA开发板；IP核；温湿度监测；NiosⅡ处理器；Mega8芯片

基于FPGA的嵌入式Linux软硬件设计概要

基于FPGA的嵌入式Linux软硬件设计 摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V电源，TSMC 0．18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。关键词：Butte FPGA是通过逻辑组合电路来实现各种功能的器件。由于FPGA内部集成了大量的逻辑资源和可配置的I/O引脚，加上独特的并行处理架构，可以轻松实现同时对多个外部设备的配置和管理，以及内外各种接口数据的传输。现在开发厂商又在FPGA 内部加入了大量的DSP和Block RAM资源，非常适合图像处理、数字信号处理等运算密集的应用，因此在这些领域取得了广泛的应用。但是由于FPGA 程序编写的灵活性和功能的多样性，使得它在一个复杂工程中对各个程序的使用调度、统筹管理上有很大的局限性，这样就必须引入操作系统进行统一的管理。Linux 系统则因为其良好的可裁减、可配置等特点在嵌入式领域应用广泛。 Linux操作系统提供了许多系统级的应用，例如网络协议的实现、进程调度、内存管理等，同时Linux 是一个成熟的开源操作系统，有丰富的应用资源，利用这些资源和强大的系统功能，用户可以快速地开发基于嵌入式环境复杂系统。因此，结合FPGA和Linux双方优势，可以很好地满足嵌入式系统设计需求，量体裁衣，去除冗余。本文给出了一种基于Xilinx FPGA的嵌入式Linux操作系统解决方案。 基于FPGA的嵌入式系统的硬件设计 本设计是基于Xilinx XC4VFX40系列 FPGA，它内部集成了两个PowerPC405处理器, 4个10/100/1000M以太网MAC模块，运行频率300MHz时，具有420D-MIPS性能，能解决高速网络数据传输问题，并且能解决通过网络加载操作系统和交叉编译等问题。它内部有448个可配置I/O口，2592kb BlockRAM，能实现对各种外部设备的并行控制以及较多数据的存储与处理。加载一个操作系统，一般需要几十兆的内存空间，FPGA内部自带的RAM空间是远远不够的，本设计在板上扩展了两片MICRON公司的256Mb DDR内存，作为上电时操作系统的加载和运行空间。现在主流的嵌入式操作系统，都需要搭建交叉编译环境，把在主机上编写好的可执行文件下载到目标板上，这就需要实现网络数据的传输。由于XC4VFX40 自带了以太网MAC模块，只需要在外面添加个PHY芯片和带隔离器的RJ45接口就能实现这个功能。本设计由于对网络数据实时性要求很高，因此采用Marvell公司的千兆以太网PHY芯片88E1111-RCJ。它能根据自身配置和主机设计，实现10/100/1000M自适应传输，并且Linux本身对这个芯片提供了驱动支持，实现无缝链接。操作系统加载到DDR 中能快速有效的运行，但是掉电就会丢失，因此必须加入FLASH芯片，把系统文件存储到外部FLASH中。加电时，FPGA把操作系统文件从FLASH读入到 DDR中运行。FPGA设计当然会

基于fpga的嵌入式系统设计——复习题

基于fpｇa的嵌入式系统设计——复习题

————————————————————————————————作者: ————————————————————————————————日期:

《基于fpga的嵌入式系统设计》复习题 1、名词概念解释： （1）ASIＣ,ＦPGＡ，SOC,SOPＣ,NIＯS ＩI,I/O ,ＩP ； （2）VHDＬ,veriｌog HＤL,HDＬ，EDA ； （3）功能仿真,后仿真，设计综合，设计验证； （4）嵌入式系统的定义: 以应用为中心、以计算机技术为基础、软硬件可裁剪、适应应用系 统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系 统。 （5）嵌入式系统的组成: 嵌入式系统主要由嵌入式处理器、外围设备、嵌入式操作系统及应 用软件等组成，它是集软硬件于一体的可独立工作的“器件”。其中： 嵌入式处理器是嵌入式系统的核心部件，具有小型化、高效率、高 可靠性、高集成度等特点。外围设备是嵌入式系统中用于完成存储、 通信、调试、显示等辅助功能的部件。 2、填空题 （1）NiosIＩ处理器有三种运行模式: ____＿_＿＿___ ，_＿__＿____＿_ ,＿＿__＿____＿_＿_。 （2）CycｌｏｎeＩI FPGＡ支持串行配置器件的isp编程，该特性是通过＿________＿_＿_利用JTＡＧ接口实现的。 （3）在SＯPＣBuildｅr中，复位地址的偏移量是__＿＿＿__＿,异常地址的偏移量是___＿__＿＿。 （4）在ＮｉｏsＩＩ的多处理器系统中,最常用的共享资源是___＿____＿___。 （5）根据Flaｓｈ是否支持处理器的直接读操作,NiosII处理的bootloａｄeｒ分成两种模式：___＿_＿_______＿__bootｌoａｄer、＿_＿＿______＿__＿__ boｏtlｏadｅr。（6）用uＣ/OS-IＩ操作系统实现以太网与轻量IP功能的时候,以太网的中断号至少是_＿＿＿___＿____。 （7）Alｔera公司的FPGA常用的配置方式: ＪＴAＧ方式、__＿＿＿___＿_＿、____＿___＿_＿。 （8）ＣycloneIＩ FＰＧA上面集成的Blｏck RAM为Ｍ４K,一个M4K的大小是_＿______。 （9）使用QｕａrtｕsII进行FPＧA设计的开发流程是:设计输入、＿___＿____＿、_＿______＿__、仿真、___＿＿____ 。

基于FPGA的嵌入式系统课程设计题目及要求

一、课程设计要求 1、课程设计要求所有题目采用Quartus II 工具提供的图形输入或者VerilogHDL语言输入方式作为电路设计工具，在NiosII上采用C语言实现编程，自定向下正向设计方法，先设计硬件系统，再进行软件编程，能够生成正确的FPGA下载代码和NiosII执行的软件代码。硬件功能仿真和时序仿真采用第三方工具（建议为：modelsim），综合与布局布线工具为：Quartus II，SOPC Builder建立软件运行环境，具体要求为： 1）根据课设题目，进行总体设计方案；（10分） 2）硬件电路顶层设计、模块划分、引脚定义；（10分） 3）电路设计及NiosII设计，提交电路设计源代码或电路图；（10分） 4）综合与布局布线，提交综合与布局布线报告（10分） 5）FPGA下载代码和引脚分布；（10分） 6）软件总体设计及画出流程图；（10分） 7）程序设计，提交程序代码；（10分） 8）程序编译下载及仿真调试；（10分） 2、课程设计题目共6个，要求每个同学独立完成其中的一个： 要求学号为1、7、13、19、25、31的同学做1号题目； 要求学号为2、8、14、20、26、32的同学做2号题目； 要求学号为3、9、15、21、27、33的同学做3号题目； 要求学号为4、10、16、22、28、34的同学做4号题目； 要求学号为5、11、17、23、29、35的同学做5号题目； 要求学号为6、12、18、24、30、36的同学做6号题目。 3、题目要求独立完成，设计和报告如有雷同，将一个成绩平均分配雷同的同学。 4、时间、地点 时间：8:00 ——14:00， 5、全勤且提交课程设计报告及心得体会者记20分，课程设计时间段内任意时间点名未到（吃饭时间12:00 ——12:30；18:00 ——18:30除外）、迟到、玩游戏扣除：3分/次，6次及6次以上者课程设计成绩直接记：不及格。 实验使用平台：DE2实验板