简易加法计算器
1.设计任务：简易加法计算器
设计任务：
用8086设计一个能实现99以内的整数加法运算的简易计算器，用三位LED 数码显示。键盘包括0-9及“+”和“=”12个按键（键盘编码）。（可根据需要添加复位键，减法和乘法运算）
采用8086CPU作为主控制器，8255实现按键扫描，LED数码管显示。
2.设计要求
采用8086CPU作为主控制器，8255实现按键扫描，LED数码管显示。
3.设计内容
3.1系统方案的设计与选择：该课程设计的任务是做一个简易计算器，可以对两个二位数进行加法和减法运算，例如11+23=34。我们平常的学习中做过给出两个数进行加减法运算的题目，但是这个题目难点在于这两个要做运算的数未知，是由自己调用中断输入到屏幕上并要用程序存储起来的数，然后才能对这两个二位数进行运算，而且做的是加法运算还是减法运算也未知，所以我们还要判断这个运算为加法运算还是减法运算。另外运算过程中的进位借位，选择什么方式进行输出，如何实现清屏等也是要解决的问题。
设计的思路是：首先利用程序不断扫描键盘是不是有输入，如果没有就一直扫描，如果有就停止扫描，完成输入，利用汇编的程序核对输入键的数值，通过调用子程序完成数据的储存或者是加减的运算。运算完成后将运算的结果储存并显示到LED显示器上。
3.2模块功能介绍：可编程并行通信接口芯片8255A
1. 并行输入/输出端口A，B，C
8255A内部包括三个8位的输入输出端口，分别是端口A、端口B、端口C，相应信号线是PA7～PA0、PB7～PB0、PC7～PC0。端口都是8位，都可以作为输入或输出。通常将端口A和端口B定义为输入/输出的数据端口，而
端口C则既可以作数据端口，又可以作为端口A和端口B的状态和控制信息的传送端口。
2.A组和B组控制部件
端口A和端口C的高4位
（PC7～PC4）构成A组；由A组控
制部件实现控制功能。端口B和端
口C的低4位（PC3～PC0）构成B
组；由B组控制部件实现控制功能。
A组和B组利用各自的控制单元来
接收读写控制部件的命令和CPU通
过数据总线（D0～D7）送来的控制
字，并根据他们来定义各个端口的
操作方式。
3. 数据总线缓冲存储器
三态双向8位缓冲器，是
8255A与8086CPU之间的数据接口。
与I/O操作有关的数据、控制字和状态信息都是通过该缓冲器进行传送。
4. 读/写控制部件
8255A完成读/写控制功能的部件。能接收CPU的控制命令，并根据控制命令向各个功能部件发出操作指令。
CS 片选信号：由CPU输入，有效时表示该8255A被选中。 RD, WR 读、写控制信号：由CPU输入。RD有效表示CPU读8255A，WR有效表示CPU写8255A。RESET 复位信号：由CPU输入。RESET信号有效，清除8255A中所有控制字寄存器内容，并将各个端口置成输入方式。
5.键盘输入模块
由于运算过程中出现的进借位问题，会导致输出的
结果为一位数，二位数，三位数或者是负数，所以在选
择输出的方式时若是选9号功能调用会很不方便，因为
9号功能调用要求有一个输出字符的缓冲区，由于输出
的结果形式太多，缓冲区太难确定，而且若结果为负数，
负号也得事先进行设置，所以单字符输出是一个合理的
选择。
3.3程序流程图：
说明：该程序流程图简要地表现出了所要实现的功能以及一些功能的大概算法，同时也是我编写的程序的一个总体的框架。
通过流程图，可以看出程序开始运行时，首先输出提示语句，再输入字符，并判断输入的字符是否为Q或q，若是，则退出，不是则继续输入；判断输入的字符是否为C或c，若是，则清屏重新输入，否则继续输入；判断输入的是不是回车键，若是就回车换行输入，不是则继续输入；判断输入的是否为0~9，+，-，=这些字符，若不是会报错，是则将其存储到定义的数据区BUFF里面，再判断如果输入的不是=功能键，则继续输入，若是，则判断是做加法运算还是减法运算，最后输出结果，并重新输入，继续上面的步骤。
4.功能实现
开始
输入一个字符
‘Q ’/’q ’
‘0~9’‘+’‘-’‘=’?
存储到BUF
‘=’? BUF+1
出错
[BUF+2]=‘+’? 输出结果(考虑输出为一，二，三位数及负数的情况)
清屏 N
Y
N
Y
N Y
N
N [SI]←提取两加数的十位数并相加（考虑进位）
[SI+1]←提取两加数的个位数相加（考虑进位） 输出提示语句
[SI]←提取减数和被减数数的十位数相减（考虑借位）
[SI+1]←提取减数和被减数
数的个位数相减（考虑借位）
Y
结束
‘C ’/’c ’? Y
0DH ’? 换行 N
Y
N
电路图：
程序源代码：
DATA SEGMENT
BUFF DB 6 DUP(?)
JIEGUO DB 3 DUP(?)
COUNT EQU 6
TISHI DB 'The addition and subtraction operations of two two-digit',0DH,0AH,'Input "=",then output the result:',0DH,0AH,'$'
ERROR1 DB 0DH,0AH,'Input error!',0DH,0AH,'Please input again!',0DH,0AH,'$'
HUICHE DB 0DH,0AH,'$'
TUICHU DB 'Please press any key to continue!','$'
DATA ENDS
CODE SEGMENT
ASSUME CS:CODE,DS:DATA
START: MOV AX,DATA
MOV DS,AX
LEA DX,TISHI
MOV AH,9
INT 21H
LEA SI,JIEGUO
LEA BX,BUFF
START1: MOV AH,1
INT 21H
CMP AL,'Q' ;输入为Q或q时退出程序
JZ EXIT
CMP AL, 'q'
JZ EXIT
CMP AL,'C' ;输入为C或c时清屏 JZ QINGPING
CMP AL,'c'
JZ QINGPING
CMP AL,0DH ;输入回车键换行重新输入
JZ HUANHANG
CMP AL,'+' ;输入的字符不为+,-,=,0到9的字符时，则报错,并重新换行输入,是则存储
JNZ LOOP1
JMP CUNCHU
HUANHANG: LEA DX, HUICHE ;实现换行的功能 MOV AH,9
INT 21H
JMP START1
ERROR: LEA DX,ERROR1
MOV AH,9
INT 21H
JMP START1
CUNCHU: ;对输入的字符进行存储
MOV [BX],AL
INC BX
JMP START1
LOOP1:
CMP AL,'-'
JNZ LOOP3
JMP CUNCHU
LOOP2:
CMP AL,'0'
JB ERROR
CMP AL,'9'
JA ERROR
SUB AL,30H
JMP CUNCHU
LOOP3:
CMP AL,'='
JZ LOOP4
JMP LOOP2
LOOP4: ;判断为加法还是减法
运算
XOR BX,BX
LEA BX,BUFF
MOV CX,COUNT
PANDUAN:
CMP BYTE PTR[BX+2], '+'
JZ JIAFA
JMP JIANFA
JIAFA: LEA BX,BUFF
MOV DL,BYTE PTR[BX+1] ;提取两个加数个位的数据
MOV AL,BYTE PTR[BX+4]
ADD AL,DL
CMP AL,10
JAE TZ1
ADD AL,30H
MOV [SI+1], AL
MOV DL, BYTE PTR[BX] ;提取两个加数十位的数据
MOV AL,BYTE PTR[BX+3]
JMP BACK1
BACK1: ADC AL,DL
CMP AL,10
JAE TZ10
ADD AL,30H
MOV [SI], AL
JC DATA3
JMP DATA2
BACK10:
MOV [SI], AL
JC DATA3
JMP DATA2
TZ10: SUB AL,10 ;十位相加有进位的处理 ADD AL,30H
STC
JMP BACK10
TZ1: SUB AL,10 ;个位相加有进位的处理 ADD AL,30H
MOV [SI+1] ,AL
MOV DL, BYTE PTR[BX]
MOV AL,BYTE PTR[BX+3]
INC AL
JMP BACK1
JIANFA: LEA BX,BUFF
MOV DL,BYTE PTR[BX] ;提取被减数和减数十位的数据
MOV AL,BYTE PTR[BX+3]
CMP AL,DL
JZ COMP1
JA FU
JMP ZHENG
ZHENG: LEA SI,JIEGUO ;结果为正数的运算
LEA BX,BUFF
MOV DL,BYTE PTR[BX+1] ;提取被减数和减数个位的数据
MOV AL,BYTE PTR[BX+4]
CMP DL,AL
JB JIEWEI1
SUB DL,AL
MOV AL,DL
ADD AL,30H
MOV [SI+1], AL
MOV DL,BYTE PTR[BX] ;提取被减数和减数十位的数据
MOV AL,BYTE PTR[BX+3]
JMP SUB1
SUB1: SUB DL,AL
MOV AL,DL
ADD AL,30H
MOV [SI], AL
CMP AL,0
JZ DATA1
JMP DATA2
JIEWEI1: ;借位处理
ADD DL,10
SUB DL,AL
MOV AL,DL
ADD AL,30H
MOV [SI+1], AL
MOV DL,BYTE PTR[BX] ;提取被减数和减数十位的数据
MOV AL,BYTE PTR[BX+3]
SUB DL,1
JMP SUB1
COMP1: LEA SI,JIEGUO
LEA BX,BUFF
MOV DL,BYTE PTR[BX+1]
MOV AL,BYTE PTR[BX+4]
CMP AL,DL
JZ ZERO
JA FU1
JB ZHENG1
ZHENG1: SUB DL,AL
MOV AL,DL
ADD AL,30H
MOV [SI+1], AL
JMP DATA1
FU1: SUB AL,DL
ADD AL,30H
MOV [SI+1], AL
JMP FUSHU1
FU: LEA SI,JIEGUO ;结果为负数的运算
LEA BX,BUFF
MOV DL,BYTE PTR[BX+1]
MOV AL,BYTE PTR[BX+4]
CMP AL,DL
JB FU_1
SUB AL,DL
ADD AL,30H
MOV [SI+1], AL
MOV DL,BYTE PTR[BX]
MOV AL,BYTE PTR[BX+3]
SUB2: SUB AL,DL
ADD AL,30H
MOV [SI], AL
CMP AL,30H
JZ FUSHU1
JMP FUSHU2
FU_1: ADD AL,10 ;借位处理
SUB AL,DL
ADD AL,30H
MOV [SI+1], AL
MOV DL,BYTE PTR[BX] ;提取被减数和减数十位的数据
MOV AL,BYTE PTR[BX+3]
SUB AL,1
JMP SUB2
AA PROC NEAR ;输出两位数的子程序 LEA SI,JIEGUO
MOV DL,[SI]
MOV AH,2
MOV DL,[SI+1]
MOV AH,2
INT 21H
JMP START1
RET
AA ENDP
ZERO: MOV DL, 30H ;结果为0的输出
MOV AH,2
INT 21H
JMP START1
DATA1: LEA SI,JIEGUO ;一位数的输出(如
13-12=1)
MOV DL,[SI+1]
MOV AH,2
INT 21H
JMP START1
DATA2: CALL AA ;两位数的输出（如
32-14=18或18+14=32）
DATA3: MOV DL,31H ;三位数的输出（如
89+77=166）
MOV AH,2
INT 21H
CALL AA
FUSHU1: MOV DL,'-' ;结果为一位数的负数的输出（如13-22=-9）
MOV AH,2
INT 21H
LEA SI,JIEGUO
MOV DL,[SI+1]
MOV AH,2
INT 21H
JMP START1
FUSHU2: MOV DL,'-' ;结果为两位数的负数的输出（如23-45=-22）
MOV AH,2
INT 21H
CALL AA
QINGPING: MOV AL,0 ;实现清屏功能
MOV BH,7
MOV CH,0
MOV CL,0
MOV DH,24H
MOV DL, 79H
INT 10H
MOV DX,0
MOV AH,2
INT 10H
JMP START1
EXIT: LEA DX,TUICHU ;退出程序 MOV AH,9
INT 21H
MOV AH,4CH
INT 21H
CODE ENDS
END START
同步二进制加法计数器
同步二进制加法计数器 F0302011 5030209303 刘冉 计数器是用来累计时钟脉冲（CP脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。它不仅可以计数，还可以对CP 脉冲分频，以及构成时间分配器或时序发生器，对数字系统进行定时、程序控制操作。此外，还能用它执行数字运算。 1、计数器的特点： 在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数状态的电子电路称为计数器。特点为（1）该电路一般为Moore型电路，输入端只有CP信号。 （2）从电路组成看，其主要组成单元是时钟触发器。 2、计数器分类 1) 按CP脉冲输入方式，计数器分为同步计数器和异步计数器两种。 同步计数器：计数脉冲引到所有触发器的时钟脉冲输入端，使应翻转的触发器在外接的CP脉冲作用下同时翻转。 异步计数器：计数脉冲并不引到所有触发器的时钟脉冲输入端，有的触发器的时钟脉冲输入端是其它触发器的输出，因此，触发器不是同时动作。 2) 按计数增减趋势，计数器分为加法计数器、减法计数器和可逆计数器三种。 加法计数器：计数器在CP脉冲作用下进行累加计数（每来一个CP脉冲，计数器加1）。 3) 按数制分为二进制计数器和非二进制计数器两类。 二进制计数器：按二进制规律计数。最常用的有四位二进制计数器，计数范围从0000到1111。 异步加法的缺点是运算速度慢，但是其电路比较简单，因此对运算速度要求不高的设备中，仍不失为一种可取的全加器。同步加法优点是速度快，虽然只比异步加法快千分之一甚至几千分之一秒，但对于计数器来讲，却是十分重要的。所以在这个高科技现代社会中，同步二进制计数器应用十分广泛。 下图为三位二进制加法计数器的电路图。 图1 三位二进制计数器 图示电路为对时钟信号计数的三位二进制加法计数器或称为八进制加法计数器。 该电路的经典分析过程: 1.根据电路写出输出方程、驱动方程和状态方程 2. 求出状态图 3.检查电路能否自启动 4.文字叙述逻辑功能 解：
汇编语言实现十进制加减计算器
课程设计 题目十进制数加减计算器学院计算机科学与技术 专业计算机科学与技术 班级计算机0808班 姓名何爽 指导教师袁小玲 2010 年12 月31 日
课程设计任务书 学生姓名：何爽专业班级：计算机0808班 指导教师：袁小玲工作单位：计算机科学与技术学院 题目: 十进制数加减计算器的设计 初始条件： 理论：学完“汇编语言程序设计”、“课程计算机概论”、“高级语言程序设计”和“数字逻辑”。 实践：计算机学院科学系实验中心提供计算机和软件平台。如果自己有计算机可以在其上进行设计。 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） （1）十进制数加减计算器的设计。 （2）程序应有操作提示、输入和输出，界面追求友好，最好是菜单式的界面。 （3）设计若干用例（测试数据），上机测试程序并分析（评价）所设计的程序。 （4）设计报告格式按附件要求书写。课程设计报告书正文的内容应包括： 在正文第一行写课程设计题目； 1.需求说明（要求、功能简述）或问题描述； 2.设计说明（简要的分析与概要设计）； 3.详细的算法描述； 4.源程序与执行结果（含测试方法和测试结果）； 5.使用说明； 6.总结，包括设计心得（设计的特点、不足、收获与体会）和展望（该 程序进一步改进扩展的设想）。 时间安排： 设计时间一周：周1：查阅相关资料。 周2：系统分析,设计。 周3~4：编程并上机调试。 周5：撰写课程设计报告。 设计验收安排：20周星期五8:00起到计算机学院科学系实验中心进行上机验收。 设计报告书收取时间：20周的星期五下午5:00之前。 指导教师签名： 2010年12月31日 系主任（或责任教师）签名： 2010年12月31日
四位二进制同步加法计数器(缺0011 0100 0101 0110)
成绩评定表
课程设计任务书
摘要 本次课设题目为四位二进制加法计数器（缺0011 0100 0101 0110）。 首先在QuartusII8.1中建立名为count16的工程，用四位二进制加法计数器的VHDL语言实现了四位二进制加法计数器的仿真波形图，同时进行相关操作，锁定了所需管脚，将其下载到实验箱。 然后，在Multisim软件中，通过选用四个时钟脉冲下降沿触发的JK触发器和同步电路，画出其时序图，卡诺图，建立相关方程，做出相关计算，完成四位二进制加法计数器（缺0011 0100 0101 0110）的驱动方程。在Multisim软件里画出了四位二进制加法计数器的逻辑电路图。经过运行，分析由红绿灯的亮灭顺序及状态，和逻辑分析仪里出现波形图。说明四位二进制加法计数器顺利完成。 关键词：计数器；VHDL语言；仿真；触发器。
目录 一、课程设计目的 (1) 二、设计框图 (1) 三、实现过程 (2) 1、QUARTUS II实现过程 (2) 1.1建立工程 (2) 1.2编译程序 (7) 1.3波形仿真 (10) 1.4 仿真结果分析 (14) 1.5引脚锁定与下载 (14) 2、MULTISIM实现过程 (16) 2.1求驱动方程 (16) 2.2画逻辑电路图 (19) 2.3逻辑分析仪的仿真 (20) 2.4结果分析 (21) 2.5自启动判断 (22) 四、总结 (23) 五、参考书目 (24)
一、课程设计目的 1 了解同步加法计数器工作原理和逻辑功能。 2 掌握计数器电路的分析、设计方法及应用。 3 学会正确使用JK 触发器。 二、设计框图 状态转换图是描述时序电路的一种方法，具有形象直观的特点，即其把所用触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。 在本课程设计中，四位二进制同步加法计数器用四个CP 下降沿触发的JK 触发器实现，其中有相应的跳变，即跳过了0011 0100 0101 0110四个状态，这在状态转换图中可以清晰地显示出来。具体结构示意框图和状态转换图如下： 1010 101111001101111011110 /1 /1000 101101110010000100000/0/0/0/0/0/0/0/0/0/????←????←????←????←????←↓↑???→????→????→????→????→? B:状态转换图
简单加法计算器常见错误
#include
unsigned char KeySta[4][4]={ {1,1,1,1}, {1,1,1,1}, {1,1,1,1}, {1,1,1,1} }; void KeyDriver(); void main() { EA = 1; ENLED = 0; ADDR3 = 1; TMOD = 0x01; TH0 = 0xFC; TL0 = 0x67; ET0 = 1; TR0 = 1; LedBuff[0]=LedChar[0]; while(1) { KeyDriver(); } }
最新4位数加法计算器
…………………………………………………………最新精品资料推荐…………………………………………………… 安庆师范大学 2014级单片机原理与应用 课程设计报告 课题名称4位数加法计算器的设计 姓名吴昊天、伍浩然、王鹏、万吉 学号070814018、070814008、070814005、070814001 院、系、部计算机学院物联网工程 专业物联网工程 指导教师汪文明 2016年 6月 6日
目录 一、绪言 (1) 二、系统设计 (1) 2.1设计任务 (1) 2.2方案比较与论证 (1) 2.2.1系统整体流程图 (2) 2.2.2单片机的选择方案论证 (2) 2.2.3键盘选择方案论证 (2) 2.2.4显示模块的选择方案论证 (2) 2.2.5蜂鸣器的选择方案论证 (2) 三、硬件电路设计 (2) 3.1计算器的控制电路图 (2) 3.2矩阵键盘的设计 (3) 3.3 LCD1602显示电路的设计 (3) 3.4蜂鸣器驱动电路的设计 (4) 3.5主要元器件选择 (4) 四、程序流程图 (5) 五、c语言程序设计 (5) 六、计算器的仿真 (19) 6.1 Keil调试 (19) 6.2 Proteus调试 (19) 七、结束语 (20) 八、参考文献 (21)
一、绪言 近年来随着科技的飞速发展，单片机的应用正在不断地走向深入，同时带动传统控制检测日新月异更新。在实时检测和自动控制的单片机应用系统中，单片机往往是作为一个核心部件来使用，仅单片机方面知识是不够的，还应根据具体硬件结构，以及针对具体应用对象特点的软件结合，加以完善。电子时钟是现代社会中的主要计时工具之一，广泛应用于手机，电脑，汽车等社会生活需要的各个方面，及对时间有要求的场合。本设计采用AT89C52单片机作为主要核心部件，附以上电复位电路，时钟电路及按键调时电路组成。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。 二、系统设计 2.1 设计任务 1、通过4*4矩阵键盘输入数字及运算符； 2、可以进行4位十进制数以内的加法预算。如果计算结果超出四位数，则全部显示“E”； 3、可以进行加减乘除所有运算； 4、添加其他功能。 2.2 方案比较与论证 2.2.1 系统整体流程图 图1 系统整体流程图 2.2.2 计算器的控制方案论证 用4*4的矩阵键盘组成0-9数字键及加、减、乘、除、等于、清零按键，LCD屏幕实时显
十进制4位加法计数器设计
洛阳理工学院 十 进 制 4 位 加 法 计 数 器 系别：电气工程与自动化系 姓名：李奇杰学号：B10041016
十进制4位加法计数器设计 设计要求： 设计一个十进制4位加法计数器设计 设计目的： 1.掌握EDA设计流程 2.熟练VHDL语法 3.理解层次化设计的内在含义和实现 设计原理 通过数电知识了解到十进制异步加法器的逻辑电路图如下 Q3 则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计 设计内容 JK JK触发器的VHDL文本描述实现： --JK触发器描述 library ieee; use ieee.std_logic_1164.all; entity jk_ff is
port( j,k,clk: in std_logic; q,qn:out std_logic ); end jk_ff; architecture one of jk_ff is signal q_s: std_logic; begin process(j,k,clk) begin if clk'event and clk='0' then if j='0' and k='0' then q_s <= q_s; elsif j='0' and k='1' then q_s <= '0'; elsif j='1' and k='0' then q_s <= '1'; elsif j='1' and k='1' then q_s <= not q_s; end if; end if; end process; q <= q_s; qn <= not q_s; end one; 元件门级电路： 与门VHDL文本描述实现： --与门描述library ieee; use ieee.std_logic_1164.all;
四位二进制加法计数器课程设计
成绩评定表 学生姓名郝晓鹏班级学号1103060129 专业通信工程课程设计题目四位二进制加法 计数器 评语 组长签字： 成绩 日期20 年月日
课程设计任务书 学院信息科学与工程学院专业通信工程 学生姓名郝晓鹏班级学号1103060129 课程设计题目四位二进制加法计数（缺0010 0011 1101 1110） 实践教学要求与任务: 1、了解数字系统设计方法。 2、熟悉VHDL语言及其仿真环境、下载方法。 3、熟悉Multisim仿真环境。 4、设计实现四位二进制加计数（缺0010 0011 1101 1110） 工作计划与进度安排: 第一周：熟悉Multisim及QuartusII环境，练习数字系统设计方法。包括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计 方法的优缺点 第二周：1.在QuartusII环境中仿真实现四位二进制加计数（缺0100 0101 1001 1010 ）。 2.在Multisim环境中仿真实现四位二进制加计数，缺（0100 0101 1001 1010），并通过虚拟仪器验证其正确性。 指导教师： 201 年月日专业负责人： 201 年月日 学院教学副院长： 201 年月日
摘要 本文采用在MAXPLUSⅡ环境中用VHDL语言实现四位二进制加法计数（缺0010 0011 1101 1110），在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。在Multisim环境中仿真实现四位二进制加法计数器（缺0010 0011 1101 1110），并通过虚拟仪器验证其正确性。 关键词：MAXPLUSⅡ环境；VHDL语言；四位二进制加计数；Multisim环境
简易加减计算器小程序
[java語言與程序設計]简易加减计算器小程序 歸真我发表于：2011/8/1922:51:21标签(TAG)： 简易加减计算器小程序 在上一篇《简易计算器面板小程序》中，我已对面板部分的程序作了详细的注释，并对程序的运行过程及结果作了完整的介绍，并且是上机调试过了得到的结果。但是，那只是面板，不能运算。要想让它具有运算的功能，还得在此基础上作一些修改，加进有关按钮动作响应部分的程序。为了便于理解，便于调试，便于学习，掌握其要点，我想应该遵循循序渐进的原则，所以，先从加减运算开始，看看这个功能是怎么实现的。请看下面的小程序。从程序中可以看出，它是利用内部类ButtonAct来处理按钮的动作响应的。从总体上讲是两个按钮“运算”和“重置”，但“运算”又区分为“加”和“减”。所以，用负责实现双分支的if语句来编程。 /**C2.java简易加减计算器小程序*/ import java.applet.*; import java.awt.*; import java.awt.event.*; public class C2extends Applet{ TextField t1,t2,t3; Button btn1,btn2; CheckboxGroup select; Checkbox a,s;//分别代表加、减 Label b; public void init(){ t1=new TextField(13); t2=new TextField(13); t3=new TextField(13); btn1=new Button("等于");
btn2=new Button("重置"); select=new CheckboxGroup(); a=new Checkbox("加",true,select); s=new Checkbox("减",false,select); b=new Label("简易加法/减法计算器"); add(b); add(t1); add(a); add(s); add(t2); add(btn1); add(t3); add(btn2); btn1.addActionListener(new ButtonAct());//注册给ButtonAct对象btn2.addActionListener(new ButtonAct());//注册给ButtonAct对象} class ButtonAct implements ActionListener{//内部类，按钮处理public void actionPerformed(ActionEvent e){ int op1,op2,op3; if(e.getSource()==btn1){//等于按钮 op1=Integer.parseInt(t1.getText()); op2=Integer.parseInt(t2.getText()); if(a.getState())//以下判断计算类型并实现相应的计算 op3=op1+op2; else op3=op1-op2; t3.setText(Integer.toString(op3)); } else{//重置按钮 t1.setText(""); t2.setText(""); t3.setText(""); a.setState(true); } } }//end of ButtonAct }//*~ 运行结果为：
verilog HDL十进制加减法计数器报告
十进制加减法计数器 1.实验要求 （1）在Modelsim环境中编写十进制加减法计数器程序； （2）编译无误后编写配套的测试程序； （3）仿真后添加信号，观察输出结果。 2.设计程序如下 module decade_counter #(parameter SIZE=4) (input clock,load_n,clear_n,updown, input [SIZE-1:0]load_data, output reg [SIZE-1:0]q ); always @(negedge load_n,negedge clear_n,posedge clock) if (!load_n) q<=load_data; else if (!clear_n) q<=0; else //clock??? if(updown) q<=(q+1)%10; else begin if(q==0) q<=9; else q<=q-1; end endmodule 3.测试程序如下 `timescale 1ns/1ns module test_decade_counte; reg clock,load_n,clear_n,updown; reg [3:0]load_data; wire [3:0]q; decade_counter T1(clock,load_n,clear_n,updown,load_data,q); initial begin clock=0;clear_n=0;
#30 clear_n=1;load_n=0;load_data=7; #30 load_n=1;updown=0; #300 updown=1; #300 updown=0; #300 updown=1; #300 $stop; end always #10 clock=~clock; always @(q) $display("At time%t,q=%d",$time,q); endmodule 4．波形如下 5.测试结果如下 # At time 0,q= 0 # At time 30,q= 7 # At time 70,q= 6 # At time 90,q= 5 # At time 110,q= 4 # At time 130,q= 3 # At time 150,q= 2 # At time 170,q= 1 # At time 190,q= 0 # At time 210,q= 9 # At time 230,q= 8 # At time 250,q= 7 # At time 270,q= 6 # At time 290,q= 5 # At time 310,q= 4 # At time 330,q= 3
4位数加法计算器
安庆师范大学2014级单片机原理与应用 课程设计报告 课题名称4位数加法计算器的设计姓名吴昊天、伍浩然、王鹏、万吉 学号070814018 070814008 070814005 070814001 院、系、部计算机学院物联网工程 专业物联网工程 指导教师汪文明 2016 年6月6日
一、设计任务及要求：设计任务： 1、通过4*4矩阵键盘输入数字及运算符； 2、可以进行4位十进制数以内的加法预算。如果计算结果超出四位数，则全部显示 “ E ； 3、可以进行加减乘除所有运算； 4、添加其他功能。 要求： 首先进行预设计，根据设计的任务要求，先确定设计的硬件电路方案，然后进行硬件电路的初步设计，在计算机上画出硬件电路图，在老师的指导下进行修正硬件电路图，并对所涉及的参数进行计算。 在确定硬件的基础上，要进行软件的总体设计，包括软件主流程的设计以及各子程序的设计，同时，要写出详细的操作说明，如时间的调整方法，显示窗口的时间切换等，以配合软件的设计。 然后进入硬件的调试及编程工作，设计组内的同学可根据任务分工，有调试硬件各功能模块的，如键盘子程序、显示子程序等，有进行整体程序的编制的，各模块的编制过程中要注意资源的衔接。 最后进入联机调试，联机调试的原则也要采用分步走的原则，各个功能模块要逐步套入，通过一个再增加一项功能，从而达到设计的总体要求，不要上来编制个最大的程序，最后无法查找错误。 最后写出设计报告。 指导教师签名： 2016年6月6日 、成绩 指导教师签名： 年月曰 一、绪言 (1)
二、系统设计 (1) 2.1设计任务 (1) 2.2方案比较与论证 (1) 2.2.1系统整体流程图 (2) 222单片机的选择方案论证 (2) 2.2.3键盘选择方案论证 (2) 2.2.4显示模块的选择方案论证 (2) 2.2.5蜂鸣器的选择方案论证 (2) 三、硬件电路设计 (2) 3.1计算器的控制电路图 (2) 3.2矩阵键盘的设计................................................ (3) 3.3 LCD1602显示电路的设计 (3) 3.4蜂鸣器驱动电路的设计 (4) 3.5主要元器件选择 (4) 四、程序流程图 (5) 五、c语言程序设计 (5) 六、计算器的仿真 (19) 6.1Keil 调试 (19) 6.2Proteus 调试 (19) 七、结束语 (20) 八、参考文献 (21) 一、绪言 近年来随着科技的飞速发展，单片机的应用正在不断地走向深入，同时带动传统控制检测日
数字逻辑电路课程课程设计--简易加减计算器
数字逻辑电路课程课程设计--简易加减计算器
摘要 本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。 在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。而输入的数据将通过显示译码管以十进制的形式显示出来。由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。
加减运算电路则主要通过加法器来实现的。设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。因此我们将减法转换为加法进行运算，运算时采用补码的形式。在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。 在显示电路中，由加法器输出的数据是二进制码。这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。此时要将二进制转化成BCD码，再将BCD码送到显示译码管中就可以将计算所得的数字显示出来了。
概述 1.1设计题目： 简易加减计算器 1.2设计任务和要求： 1）用于两位以下十进制数的加减运算。 2）以合适的方式显示输入数据及计算结果。 1.3设计方案比较： 方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。运用显示译码器对输入的数字以十进制的形式进行显示。在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。
速算,简易计算器c语言代码,可实现加减乘除
#include"stdio.h" #include"math.h" #include"stdlib.h" struct optrstyle { int top; char stack[20]; } struct opndstyle { int top; int stack[20]; } void main() { char ch; while(1) { printf("-----------------------------------------\n"); printf("|-----------欢迎来到速算24--------------|\n"); printf("|----------是否开始游戏?????------------|\n"); printf("|--------- 开始游戏请按'Y'-------------|\n"); printf("|--------- 退出游戏请按其他键-------------|\n"); printf("-----------------------------------------\n"); scanf("%c",&ch); if(ch=='Y' or ch=='y') { } else break; } } int EvaluateExpression() { // 算术表达式求值的算符优先算法。设OPTR 和OPND 分别为运算符栈和运算数栈，OP 为运算符集合。 InitStack(OPTR); Push(OPTR,'#'); InitStack(OPND); c = getchar(); while(c!='#' || GetTop(OPTR)!='#') { if(!In(c,OP))
实验十进制加减法计数器
实验1 十进制加减法计数器 实验地点：电子楼218 实验时间：2012年10月19日指导老师：黄秋萍、陈虞苏 实验要求：设计十进制加减法计数器，保留测试程序、设计程序、仿真结果 1.设计程序： module count(EN,CLK,DOUT,F,RST); input EN,CLK,F,RST; output [3:0]DOUT; reg [3:0]DOUT; always@(posedge CLK) begin :abc if(EN) if(!RST) if(F) begin :a DOUT=DOUT+1; if(DOUT==10) DOUT=0; end //END A else begin :b DOUT=DOUT-1; if(DOUT==15) DOUT=9; end else DOUT=0; else DOUT=DOUT; end endmodule 2.测试程序 `timescale 10ns/1ns module test_count; wire [3:0] DOUT; reg EN,F,RST,CLK; count M(EN,CLK,DOUT,F,RST); initial begin :ABC CLK=0; EN=0;
RST=1; F=1; #100 EN=1; #200 RST=0; #1500 F=0; #3000 $stop; end always #50 CLK=~CLK; initial $monitor("EN=%b,F=%b,RST=%b,DOUT%D",EN,F,RST,DOUT); endmodule 3.测试结果 # EN=0,F=1,RST=1,DOUT x # EN=1,F=1,RST=1,DOUT x # EN=1,F=1,RST=1,DOUT 0 # EN=1,F=1,RST=0,DOUT 0 # EN=1,F=1,RST=0,DOUT 1 # EN=1,F=1,RST=0,DOUT 2 # EN=1,F=1,RST=0,DOUT 3 # EN=1,F=1,RST=0,DOUT 4 # EN=1,F=1,RST=0,DOUT 5 # EN=1,F=1,RST=0,DOUT 6 # EN=1,F=1,RST=0,DOUT 7 # EN=1,F=1,RST=0,DOUT 8 # EN=1,F=1,RST=0,DOUT 9 # EN=1,F=1,RST=0,DOUT 0 # EN=1,F=1,RST=0,DOUT 1 # EN=1,F=1,RST=0,DOUT 2 # EN=1,F=1,RST=0,DOUT 3 # EN=1,F=1,RST=0,DOUT 4 # EN=1,F=1,RST=0,DOUT 5 # EN=1,F=0,RST=0,DOUT 5 # EN=1,F=0,RST=0,DOUT 4 # EN=1,F=0,RST=0,DOUT 3 # EN=1,F=0,RST=0,DOUT 2 # EN=1,F=0,RST=0,DOUT 1 # EN=1,F=0,RST=0,DOUT 0 # EN=1,F=0,RST=0,DOUT 9 # EN=1,F=0,RST=0,DOUT 8 # EN=1,F=0,RST=0,DOUT 7 # EN=1,F=0,RST=0,DOUT 6 # EN=1,F=0,RST=0,DOUT 5
4位数计算器的设计
摘要 0 1 总体任务 (1) 1.1设计目的 (1) 1.2设计内容和要求 (1) 1.3 设计思路 (1) 2 设计原理分析 (2) 2.1 计算器的工作原理 (2) 2.1.1 计算器的工作流程 (2) 2.1.2 编程实现控制 (2) 2.1.3 功能拓展 (2) 2.2 单片机计算器的基本构成及原理 (2) 3硬件电路的设计 (4) 3.1系统硬件总电路构成及原理 (4) 3.2硬件电路的部分组成元器件的简介 (4) 3.2.1AT89C51单片机 (4) 3.2.2 八段LED数码管 (4) 3.2.3 矩阵键盘 (6) 3.3 元器件清单 (7) 3.4 电路原理图 (7) 4 系统程序的简单设计 (8) 4.1 程序方框图 (8) 4.2 计算器程序 (8) 5 系统的仿真调试 (15) 6 课程设计总结 (16) 参考文献 (17)
本文论述了单片机4位数加法计算器的设计，从对设计任务的分析到画电原理图到编程和最后的仿真调试，都进行了一个简单的描述。 在设计过程中，采用Keil软件编写源程序，用Protues 7 professional的ISIS 7 professional软件画电原理图并且仿真，通过对编程时的编译和对仿真结果现象的观察，不断地对源程序以及电原理图的修改，最后成功设计出了一个能够进行4位数加法运算的计算器。该计算器通过4×4的矩阵键盘输入数字及运算符，若运算结果超过4位十进制数，则显示为E；另外，也能进行减法、乘法以及除法的运算，在进行减法运算时，若运算结果小于零，则显示其绝对值；进行除法运算时，若除数等于零，则显示E。 关键词：计算器;单片机;数码管;矩阵键盘
简易计算器
单片机十进制加法计算器设计 摘要 本设计是基于51系列的单片机进行的十进制计算器系统设计，可以完成计 算器的键盘输入，进行加、减、乘、除3位无符号数字的简单四则运算，并在LED上相应的显示结果。 设计过程在硬件与软件方面进行同步设计。硬件方面从功能考虑，首先选择内部存储资源丰富的AT89C51单片机，输入采用4×4矩阵键盘。显示采用3位7段共阴极LED动态显示。软件方面从分析计算器功能、流程图设计，再到程序的编写进行系统设计。编程语言方面从程序总体设计以及高效性和功能性对C 语言和汇编语言进行比较分析，针对计算器四则运算算法特别是乘法和除法运算的实现，最终选用全球编译效率最高的KEIL公司的μVision3软件，采用汇编语言进行编程，并用proteus仿真。 引言 十进制加法计算器的原理与设计是单片机课程设计课题中的一个。在完成理论学习和必要的实验后，我们掌握了单片机的基本原理以及编程和各种基本功能的应用，但对单片机的硬件实际应用设计和单片机完整的用户程序设计还不清楚，实际动手能力不够，因此对该课程进行一次课程设计是有必要的。 单片机课程设计既要让学生巩固课本学到的理论，还要让学生学习单片机硬件电路设计和用户程序设计，使所学的知识更深一层的理解，十进制加法计算器原理与硬软件的课程设计主要是通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试，最后仿真用户程序，来加深对单片机的认识，充分发挥学生的个人创新能力，并提高学生对单片机的兴趣，同时学习查阅资料、参考资料的方法。 关键词：单片机、计算器、AT89C51芯片、汇编语言、数码管、加减乘除
目录 摘要 (01) 引言 (01) 一、设计任务和要求............................. 1、1 设计要求 1、2 性能指标 1、3 设计方案的确定 二、单片机简要原理............................. 2、1 AT89C51的介绍 2、2 单片机最小系统 2、3 七段共阳极数码管 三、硬件设计................................... 3、1 键盘电路的设计 3、2 显示电路的设计 四、软件设计................................... 4、1 系统设计 4、2 显示电路的设计 五、调试与仿真................................. 5、1 Keil C51单片机软件开发系统 5、2 proteus的操作 六、心得体会.................................... 参考文献......................................... 附录1 系统硬件电路图............................ 附录2 程序清单..................................
10进制加法计数器课程设计
西北师范大学知行学院 数字电子实践论文 课题：74ls161组成的十进制加法计数器 （置数法） 班级：14电本 学号：14040101114 姓名：于能海
指导老师：崔用明 目录 第1章前言 (1) 1.1 摘要 (1) 1.2 设计目的 (2) 1.3 设计内容及要求 (2) 第2章设计方案 (3) ....................................................................................................................... 错误！未定义书签。 2．1主要芯片功能介绍 (3) 2.2.1 四位二进制计数器74161介绍 (3) ............................................................................................................... 错误！未定义书签。 2.2 工作原理 (4) 第3章硬件设计 (4) 3.1 单元电路设计 (4) 3.2 总硬件电路图 (5) 第4章仿真与试验 (6) 4.1 仿真结果 (6) 4.2 调试中遇到的问题 (7) 第5章结论和体会 (8)
第1章前言 1.1 摘要在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是"减1"计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。 本十进制加法计数器是基于74161芯片而设计的， 该十进制加法计数器设计理念是用于工厂流水线上产品计数，自动计数，方便简单。 关键词：74ls161计数器 Introduction In the course of digital circuit technology, the counter memory function is the number of pulses, it is a digital system, the most widely used basic sequential logic components. The main role of the counter in the micro-computer system is to provide real-time clock for the CPU and I / O devices to achieve the timer interrupt, timing detection, scheduled scanning, the timing display timing control, or to count external events. General computer systems and computer application systems are equipped with a timer / counter circuit, it can as a counter action, but also as a timer, the basic working principle is "minus 1" count. Counter: CLK input pulse is a non-periodic event count pulses to zero when calculating unit, OUT outputs a pulse signal, to show the count is completed. The decimal addition counter is designed based on the 74161 chip, the low potential sensor senses when to rely on external signals, sensors in an object within the sensing range, otherwise it is a high potential. Within the sensing range of the sensor when an object is moved out of date, sensor potential from high to low and then high, appears on the edge. Counter is automatically incremented and displayed on a digital control. The decimal addition counters have two seven-segment LED. It can count from 0 to 99 objects, and easy to expand. The design concept of decimal addition counter is used to count on a factory assembly line products, automatic counting, convenient and simple. Keywords:74ls161counter
EDA实验报告(四选一、四位比较器、加法器、计数器、巴克码发生器)
EDA实验报告
实验14选1数据选择器的设计 一、实验目的 1．学习EDA软件的基本操作。 2．学习使用原理图进行设计输入。 3．初步掌握器件设计输入、编译、仿真和编程的过程。 4．学习实验开发系统的使用方法。 二、实验仪器与器材 1．EDA开发软件一套 2．微机一台 3．实验开发系统一台 4．打印机一台 三、实验说明 本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。 本实验使用Quartus II 软件作为设计工具，要求熟悉Quartus II 软件的使用环境和基本操作，如设计输入、编译和适配的过程等。 实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。学会管脚锁定以及编程下载的方法等。 四、实验要求 1．完成4选1数据选择器的原理图输入并进行编译； 2．对设计的电路进行仿真验证； 3．编程下载并在实验开发系统上验证设计结果。 五、实验结果 4选1数据选择器的原理图： 仿真波形图：
管脚分配：
实验2 四位比较器 一、实验目的 1．设计四位二进制码比较器，并在实验开发系统上验证。 2．学习层次化设计方法。 二、实验仪器与器材 1．EDA 开发软件 一套 2．微机 一台 3．实验开发系统 一台 4．打印机 一台 5．其它器件与材料 若干 三、实验说明 本实验实现两个4位二进制码的比较器，输入为两个4位二进制码0123A A A A 和 0123B B B B ，输出为M （A=B ），G （A>B ）和L （A