ioCC2530寄存器

寄存器的原理及应用

课题9：寄存器的原理及应用 课型：讲授 教学目的： 掌握数码寄存器和移位寄存器的逻辑功能 教学重点：掌握中规模四位双向移位寄存器的逻辑功能 教学难点：掌握中规模四位双向移位寄存器的逻辑功能 复习、提问： 写出RS触发器、JK触发器、D触发器、T触发器、T`触发器的逻辑 功能、特性方程。 教学过程： 寄存器被广泛应用于数字系统和计算机中，它由触发器组成，是一种用来暂时存放二进制数码的逻辑部件。一个触发器可以存放一位二进制代码，因此n 位代码寄存器应由n个触发器组成。有些寄存器由门电路构成控制电路，以保证信号的接收和清除。 寄存器存放数据的方式有并行和串行两种。并行方式是数码从各对应输入端同时输入到寄存器中,串行方式是数码从一个输入端逐位输入到寄存器中。 寄存器取出数据的方式也有并行输出和串行输出两种。并行输出方式中,被取出的数码同时出现在各位的输出端。串行输出方式中,被取出的数码在一个输出端逐位出现。 寄存器分为数码寄存器和移位寄存器。 一、数码寄存器 数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。按接收数码的方式可分为：单拍式和双拍式。 单拍式：接收数据后直接把触发器置为相应的数据，不考虑初态。 双拍式：接收数据之前，先用复"0"脉冲把所有的触发器恢复为"0",第二拍把触发器置为接收的数据。 1、双拍工作方式的数码寄存器 双拍工作方式是指接收数码时，先清零，再接收数码。

分析下图四位数码寄存器逻辑图。它的核心部分是4个D 触发器。其工作过程： （1） 清零。CR=0，异步清零。即有：Q 3n+1Q 2n+1Q 1n+!Q 0n+1=0000 （2） 送数。CR=1时，CP 上升沿送数 Q 3n+1Q 2n+1Q 1n+!Q 0n+1=D 3D 2D 1 D 0 （3） 保持。在CR=1、CP 上升沿以外时间，寄存器内容将保持不变。实 现了数码寄存的功能。 2、单拍工作方式的数据寄存器 单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。 数码寄存器要求所存的代码与输入代码相同，故由D 触发器构成。 分析下图D 触发器组成的4位数据寄存器的逻辑功能。 无论寄存器中原来的内容是什么，只要送数在控制时钟脉冲CP 上升沿到来时，加在并行数据输入端的数据D 0～D 3，就立即被送入进寄存器中，即有：Q 3n+1Q 2n+1Q 1n+!Q 0n+1=D 3D 2D 1D 0。 二、移位寄存器 移位寄存器具有数码寄存和移位两个功能，在移位脉冲的作用下，数码如向左移一位，则称为左移，反之称为右移。 移位寄存器具有单向移位功能的称为单向移位寄存器，即可向左移也可向右移的称为双向移位寄存器。 1、单向移位寄存器 （1）、右移寄存器

西门子S7状态字使用

.引言 CPU寄存器状态字的各位给出了有关指令状态或结果的信息以及所出现的错误，我们可以将二进制逻辑操作状态位信号状态直接集成到程序中，以控制程序执行的流程。 2.状态字寄存器 先简单介绍一下CPU中状态字。 ● 首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ● 逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ● 状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN,O,…）或写指令（=,S,R,）显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到OR这一状态位。OR位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。 ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实数。OS位只有

通过如下这些命令进行复位：JOS（若OS = 1，则跳转）命令，块调用和块结束命令。 ● CC1及CC0位：CC1和CC0（条件代码）位给出有关下列结果的相关信息： • 算术指令结果 • 比较指令结果 • 字逻辑指令 • 在移位功能中，移出位相关信息。 可以用以下指令来检查条件代码CC1和CC0。 CC1 CC0 检查完成后，如果： 0 0 A == 0 结果=0 1 0 A > 0 结果> 0 0 1 A < 0 结果< 0 ● BR位：状态字的第8位称为二进制结果位。它将字处理程序与位处理联系起来，在一段既有位操 作又有字操作的程序中，用于表示字逻辑是否正确。将BR位加入程序后，无论字操作结果如何，都不会造成二进制逻辑链中断。在梯形图的方块指令中，BR位与ENO位有对应关系，用于表明方块指令是否被正确执行：如果执行出现了错误，BR位为0，ENO位也为0；如果功能被正确执行，BR位为1， ENO位也为1。在用户编写的FB/FC程序中，应该对BR位进行管理，功能块正确执行后，使BR位为1，否则使其为0。使用SAVE指令将RLO存入BR中，从而达到管理BR 位目的。 状态字的9-15位未使用。 3.具体使用

74HC595工作原理及应用

74HC595是具有8位移位寄存器和一个存储器，三态输出功能。移位寄存器和存储器是分别的时钟。数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能 OE时（为低电平），存储寄存器的数据输出到总线。74HC595各个引脚的功能：Q1~7 是并行数据输出口，即储寄存器的数据输出口Q7' 串行输出口，其应该接SPI总线的MISO接口STcp 存储寄存器的时钟脉冲输入口SHcp 移位寄存器的时钟脉冲输入口OE的非输出使能端MR的非芯片复位端Ds 串行数据输入端程序说明：每当spi_shcp上升沿到来时,spi_ds 引脚当前电平值在移位寄存器中左移一位，在下一个上升沿到来时移位寄存器中的所有位都会向左移一位，同时Q7'也会串行输出移位寄存器中高位的值，这样连续进行8次，就可以把数组中每一个数（8位的数）送到移位寄存器；然后当 spi_stcp上升沿到来时，移位寄存器的值将会被锁存到锁存器里，并从Q1~7引脚输出附子程序： void hc595send_data(uint8 data)//要传输的数据，建议用数组的方法来查询{ uint8 i; IO0CLR = spi_stcp; 12 脚 for(i=0;i<8;i++) { IO0CLR = spi_shcp; 11 脚 if((data&0x80)!=0)IO0SET = spi_ds; else IO0CLR = spi_ds; data <<= 1; IO0SET = spi_shcp; } IO0SET = spi_stcp;} 1 引言 单片机应用系统中使用的显示器主要有LED和LCD两种。近年来也有用CRT 显示的。前者价格低廉，配置灵活，与单片机接口方便；后者可进行图形显示，但接口较复杂，成本也较高。LED(Ling Emiting Diode)是发光二极管的缩写。实际应用非常普遍的是八段LED显示器。LED显示器在大型报时屏幕，银行利率显示，城市霓虹灯建设中，得到广泛应用。在这些需要多位LED显示的场合，怎样实现系统稳定，价格低廉的显示，成为决定其成本的关键所在。 2 74HC595实现LED静、动态显示基本原理 74HC595是美国国家半导体公司生产的通用移位寄存器芯片。并行输出端具有输出锁存功能。与单片机连接简单方便，只须三个I/O口即可。而且通过芯片的Q7引脚和SER引脚，可以级联。而且价格低廉，每片单价为1.5元左右. 2.1 静态显示 每位LED显示器段选线和74HC595的并行输出端相连，每一位可以独立显示。在同一时间里，每一位显示的字符可以各不相同(每一位由一个74HC595的并行输出口控制段选码)。 N位LED显示要求N个74HC595芯片及N+3条I/O口线，占用资源较多，而且成本较高。这对于多位LED显示很不利。 2.2 动态显示 在多位LED显示时，为了简化电路，降低成本，节省系统资源，将所有的N位段选码并联在一起，由一片74HC595控制。由于所有LED的段选码皆由一个74HC595并行输出口控制，因此，在每一瞬间，N位LED会显示相同的字符。想

计算机组成原理寄存器实验

成绩：计算机原理实验室实验报告 课程：计算机组成原理 姓名：李文周 专业：计算机科学与技术 学号：132054237 日期：2015.12 太原工业学院 计算机工程系

实验二：寄存器实验 实验环境PC机＋Win7＋74LS373＋proteus仿真器实验日期2015.12一．实验内容 （1）基本内容 1.理解CPU运算器中寄存器的作用 2.设计并验证4位算数逻辑单元的功能 （2）扩展要求 1.实现更多的寄存器（至少8个）

二．理论分析或算法分析 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D 触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。74ls373工作原理简述: (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时，输出端8位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。

L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平;G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同;当G 为下降沿时，将输入数据锁存。 三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）

移位寄存器的工作原理

移位寄存器的工作原理是什么? 把若干个触发器串接起来,就可以构成一个移位寄存器。由4个边沿D 触发器构成的4位移位寄存器逻辑电路如图8.8.1所示。数据从串行输入端D1输入。左边触发器的输出作为右邻触发器的数据输入。假设移位寄存器的初始状态为0000，现将数码D3D2D1D0(1101)从高位(D3)至低位依次送到D1端，经过第一个时钟脉冲后，Q0＝D3。由于跟随数码D3后面的数码是D2，则经过第二个时钟脉冲后,触发器FF0的状态移入触发器FF1,而FF0变为新的状态,即Q1＝D3，Q0＝D2。依此类推,可得4位右向移位寄存器的状态, 如表8.8.1所示。 由表可知，输入数码依次地由低位触发器移到高位触发器,作右向移动。经过4个时钟脉冲后,4个触发器的输出状态Q3Q2Q1Q0与输入数码D3D2D1D0相对应。为了加深理解,在图8.8.2中画出了数码1101(相当于D3＝1,D2＝1,D1＝0 ,D0＝1)在寄存器中移位的波形,经过了4个时钟脉冲后,1101出现在寄存器的输出端Q 3Q2Q1Q0。这样，就可将串行输入（从D1端输入）的数码转换为并行输出（从Q3、Q2、Q1、Q0端输出）的数码。这种转换方式特别适用于将接收到的串行输入信号转换为并行输出信号，以便于打印或由计 算机处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下，输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见，在第8个时钟脉冲作用后，数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要，可用更多的触发器组成多位移位寄存器。

除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器，其级间连接方式如图8.8.3所示。根据JK触发器的特征方程，由图8.8.3可得: FF2和FF3的接法与FF1完全相似，所以各JK 触发器均以D 触发器的功能工作，图8.8.3和图8.8.1所 示电路具有相同的功能。 双向移位寄存器: 若将图8.8.1所示电路中各触发器间的连接顺序调换一下，让右边触发器的输出作为左邻触发器的数据输入，则可构成左向移位寄存器。若再增添一些控制门,则可构成既能右移(由低位向高位)、又能左移(由高位至低位)的双向移位寄存器。图8.8.4是双向移位寄存器的一种方案,它是利用边沿D 触发器组成的,每个触发器的数据输入端D 同与或非门组成的转换控制门相连,移位方向取决于移位控制端S的状态。 当S=1时，D0＝DSR,D1=Q0,即FF0的D0端与右移串行输入端DSR接通，FF1的D1端与Q0接通，在时钟脉冲CP 作用下，由DSR端输入的数据将作右向移位；反之，当S=0时，D0＝Q1 ，D1＝Q2，在时钟脉冲CP作用下，Q2、Q1的状态将作左向移位。同理，可以分析其他两位触发器间的移位情况。由此

微机原理1

4.设BX=6D16H,AX=1100H,写出下列指令执行后BX 寄存器中的内容。 MOV CL,06H ROL AX,CL SHR BX,CL 解：第2条指令把AX 中内容循环左移6次，过程如下： CF AX ←---- ←-- ←-- | | ------------------------------------------------------------------------------------ 执行结果为AX=0100000000000100B=4004H,CF=0，第3条指令把BX 中内容逻辑右移6次，过程如下： BX-----→ CF 0----→ → 执行结果为BX=0000000110110100=01B4H,CF=0。 第二章 简答 11.有一双字87654321H 在内存中的地址是30101H ，画出其在8086系统中的内种存放的情况。 答：在8086系统中，双字在内存中连续4个字节，其中地位字节存于低地址，高位字节存于高地址如图： 30101H 30102H 30103H 30104H 第三章 简答 1.设下列程序段执行前，SS ：SP 的值分别为1000H ：2110H ，试求： (1)画出程序段执行后的堆栈存储情况示意图。 （2）给出当前栈顶SS 和SP 的值。 PUSHF 当前栈顶 PUSH AX SS:SP →1000H:2108H--CL PUSH [0250H] PUSH CX 答：（1）如图所示 SS:SP →1000H:2110H--...... 第四章 简答 8.简述DMA 控制器的特点及功能。 答：DMA 控制器是内存储器同外设之间进行高速数据的硬件控制电路，是一种实现直接数据传送的专用处理器，它必须能取代在程序控制传送中由CPU 和软件所完成的各项功能，它的主要功能是：（1）DMAC 同外设之间有一 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 0 0 1 0 1 1 0 21H 34H 65H 87H （CL ） (CH) (AL) (AH) (F1) (FH) ........

状态字1

<状态字1> 次内存地址中储存了初始化的信息 ◆接收出错的详细信息 ◆初始化错误 当检测到初始化错误，此位置ON。初始化完成后此位自动复位 ◆加载器模式初始化完成 当控制器运行模式选择为加载器模式和初始化完成后此位置ON。 4-3 加载命令 （1）概述 当控制器从个人PC或其他外部设备交互数据时，数据的读/写操做由个人PC“请求命令”执行，而非控制器内的程序执行。下表为命令详细列表：

<数据交互示意> 个人PC应用程序所创建的请求命令发送到控制器。控制器接收到请求后作出响应 （2）发送数据命令格式 数据的传送包括“TCP/IPheader”、“protocol”、“command”。请求命令格式与响应一致。如下：

（3）处理状态 包含了每个请求的处理结果。由响应命令检测。请求命令固定FFh由执行。如下表： （4）数据中的字节数 制定了数据中所能包含的字节数。在请求命令期间的写数据和响应命令期间的读数据的字结总数不能超过492字节 i.BCC 发送数据的检查结果代码，BCC包含一个字节，由下列公式得到： （3）加载命令详述 1）读数据 这个命令从特定外部设备的特定内存地址读取特定数量的信息。如果请求的字数超出了范围，依规定内存地址上限进行读取。 Command: 00h Mode: ooh <请求命令/相应命令的数据格式>

<读取数据的位顺序分配> <内存类型> 控制器CPU板的内存类型如下： <数据读取命令应用示例> 如果从控制器CPU板的内存地址WM1000开始读取2个字的数据，请求命令和响应命令如下所示（数据为：WM1000=1234h，WM1001=5678h）:

段寄存器的工作原理

一、段寄存器的产生 段寄存器的产生源于Intel 8086 CPU体系结构中数据总线与地址总线的宽度不一致。 数据总线的宽度，也即是ALU(算数逻辑单元)的宽度，平常说一个CPU是“16位”或者“32位”指的就是这个。8086CPU的数据总线是16位。 地址总线的宽度不一定要与ALU的宽度相同。因为ALU的宽度是固定的，它受限于当时的工艺水平，当时只能制造出16位的ALU；但地址总线不一样，它可以设计得更宽。地址总线的宽度如果与ALU相同当然是不错的办法，这样CPU的结构比较均衡，寻址可以在单个指令周期内完成，效率最高；而且从软件的解决来看，一个变量地址的长度可以用整型或者长整型来表示会比较方便。 但是，地址总线的宽度还要受制于需求，因为地址总线的宽度决定了系统可寻址的范围，即可以支持多少内存。如果地址总线太窄的话，可寻址范围会很小。如果地址总线设计为16位的话，可寻址空间是2^16=64KB，这在当时被认为是不够的；Intel最终决定要让8086的地址空间为1M，也就是20位地址总线。 地址总线宽度大于数据总线会带来一些麻烦，ALU无法在单个指令周期里完成对地址数据的运算。有一些容易想到的可行的办法，比如定义一个新的寄存器专门用于存放地址的高4位，但这样增加了计算的复杂性，程序员要增加成倍的汇编代码来操作地址数据而且无法保持兼容性。 Intel想到了一个折中的办法：把内存分段，并设计了4个段寄存器，CS，DS，ES和SS，分别用于指令、数据、其它和堆栈。把内存分为很多段，每一段有一个段基址，当然段基址也是一个20位的内存地址。不过段寄存器仍然是16位的，它的内容代表了段基址的高16位，这个16位的地址后面再加上4个0就构成20位的段基址。而原来的16位地址只是段内的偏移量。这样，一个完整的物理内存地址就由两部分组成，高16位的段基址和低16位的段内偏移量，当然它们有12位是重叠的，它们两部分相加在一起，才构成完整的物理地址。 Base b15 ~ b12 b11 ~ b0 Offset o15 ~ o4 o3 ~ o0 Address a19 ~ a0 这种寻址模式也就是“实地址模式”。在8086中，段寄存器还只是一个单纯的16位寄存器，而且操作寄存器的指令也不是特权指令。通过设置段寄存器和段内偏移，程序就可以访问整个

计算机组成原理实验报告总结寄存器的原理及操作.doc

成绩：实验报告 课程名称：计算机组成原理 实验项目：寄存器的原理及操作 姓名： 专业：计算机科学与技术 班级： 学号：

计算机科学与技术学院 实验教学中心 20 16年6月20日

实验项目名称：寄存器的原理及操作 一、实验目的 1.了解模型机中 A, W 寄存器结构、工作原理及其控制方法。 2.了解模型机中寄存器组 R0..R3 结构、工作原理及其控制方法。 3.了解模型机中地址寄存器 MAR，堆栈寄存器 ST，输出寄存器 OUT寄存器结构、工作原理及其控 制方法。 二、实验内容 1、A、W寄存器：利用 COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开关做为控制信号， 将数据写入寄存器A， W。 2、R0、R1、R2、R3 寄存器实验：利用COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开 关做为控制信号，对数据寄存器组R0..R3 进行读写。 3、MAR、ST、OUT寄存器：利用COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开关做为 控制信号，将数据写入地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。 三、实验用设备仪器及材料 伟福 COP2000 系列计算机组成原理实验系统 四、实验原理及接线 实验 1：A，W 寄存器实验

实验 2 ：R0，R1， R2，R3寄存器实验

MAR为存储器地址寄存器，其功能是存储操作数在内存中的地址,信号MAREN的功能是将数据总线DBUS上数据 MAR，信号 MAROE的功能是将MAR的值送到地址总线ABUS上 ST 堆栈寄存器的作用，是出现中断或子程序调用时，保存断点处PC 的值，以便中断或子程序结束时， 能继续执行原程序。图中，信号STEN的作用是将数据总线DBUS上数据存入堆栈寄存器ST 中

西门子S7300 CPU寄存器状态字的用法

西门子S7300 CPU寄存器状态字的用法 1.引言 CPU寄存器状态字的各位给出了有关指令状态或结果的信息以及所出现的错误，我们可以将二进制逻辑操作状态位信号状态直 接集成到程序中，以控制程序执行的流程。 2.状态字寄存器 先简单介绍一下CPU中状态字。 ● 首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ● 逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并

根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ● 状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN, O,…）或写指令（=,S,R,）显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到O R这一状态位。OR位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。PLC ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实

8位移位寄存器的电路设计与版图实现

8位移位寄存器的电路设计与版图实现 摘要 电子设计自动化，缩写为EDA，主要是以计算机为主要工具，而Tanner EDA则是一种在计算机windows平台上完成集成电路设计的一种软件，基本包括S-Edit，T-Spice，W-Edit，L-Edit与LVS等子软件，其S-Edit以及L-Edit为常用软件，前者主要实现电路设计，后者主要针对的是已知电路的版图绘制，而T-Spice主要可实现电路图及版图的仿真，可以用Tanner EDA实现电路的设计布局以及版图实现等一系列完整过程。本文用Tanner EDA工具主要设计的是8位移位寄存器，移位寄存器主要是用来实现数据的并行和串行之间的转换以及对数据进行运算或专业处理的工具，主要结构构成是触发器，触发器是具有储存功能的，可以用来储存多进制代码，一般N 位寄存器就是由N个触发器构成，移位寄存器工作原理主要是数据在其脉冲的作用下实现左移或者右移的效果，输入输出的方式表现为串行及并行自由组合，本设计就是在Tanner EDA的软件平台上进行对8位移位寄存器的电路设计仿真，再根据电路图在专门的L-Edit 平台上完成此电路的版图实现，直至完成的结果和预期结果保持一致。 关键词：Tanner EDA；L-Edit；移位寄存器，S-Edit

8 bits shift register circuit design and layout Abstract Electronic design automation,referred to as EDA,it is based on computers as the main tool,and Tanner EDA is a kind of software that complete the integrated circuit design on Windows platforms.Its Sub-Softwares include S-Edit，T-Spice，W-Edit，L-Edit and LVS and so on.S-Edit and L-Edit are commonly used software,S-Edit is primarily designed to achieve circuit,the latter is aimed primarily known circuit layout drawing,T-Spice can achieve schematic and layout simulation.We can achieve layout of the circuit design and a series of complete process layout used Tanner EDA tools.In this paper, Tanner EDA tools are mainly designed an 8-bit shift register.The shift register is mainly used for data conversion between parallel and serial, and the data processing tool operation or professional,its main structure is the trigger composition,flip-flop is a storage function,it can be used to store more hexadecimal code,In general N-bits register is composed of N trigger.Working principle of the shift register data under the action of the pulse, mainly the effect of the shift to the left or right,input and output of the way of serial and parallel free combination.This design is in Tanner on the EDA software platform to 8 bits shift register circuit design and simulation,then according to the circuit diagram on special L - Edit platform to complete the circuit layout implementation,until the finish is consistent with the results and expected results. Keywords：Tanner EDA；L-Edit；Shift register，S-Edit

微机原理致使重点

第一章 计算机硬件基本组成：1.运算器（ALU） 2.控制器（CU）3.存储器（M）4.输入设备（IN）5.输出设备（OUT） 1945年冯·诺依曼第一次提出了计算机组成和工作方式的基本思想 程序计数器（PC）控制指令的执行顺序 计算机中，所遇的信息都是用二进制表示的，其最小的单位是位，即一个二进制数。一组二进制数称之为一个字，字中所包含的二进制位数称之为字长。 一个字节由8位二进制数组成。储存单位一般以字节为单位。 一台计算机所固有的基本操作指令的集合成为该计算机的指令系统。 计算机的主频越高，运算速度越快。 复杂指令集计算机（CISC）,精简指令计算机(RISC) 微处理器包括算术逻辑部件（ALU）、控制部件（CU）和寄存器组R三个基本部分和内部总线 微机的系统总线分为：1.数据总线（DB）2.地址总线（AB）3.控制总线（CB） 第二章 8086的编程结构包括：1.EU执行部件2.BIU总线借口部件 段寄存器的分类：1.CS 16位代码段寄存器 2.DS 16位数据段寄存器 3.SS 16位堆栈段寄存器 4.ES 16位附加段寄存器 物理地址计算方法：（物理地址是段地址左移四位加偏移地址） 物理地址=段基址×10H+偏移地址 寄存器在指令中的隐含使用 AH&AL＝AX(accumulator)：累加寄存器，常用于运算;在乘除等指令中指定用来存放操作数,另外,所有的I/O指令都使用这一寄存器与外界设备传送数据. BH&BL＝BX(base)：基址寄存器，常用于地址索引； CH&CL＝CX(count)：计数寄存器，常用于计数；常用于保存计算值,如在移位指令,循环(loop)和串处理指令中用作隐含的计数器. DH&DL＝DX(data)：数据寄存器，常用于数据传递。 他们的特点是,这4个16位的寄存器可以分为高8位: AH, BH, CH, DH.以及低八位：AL,BL,CL,DL。这2组8位寄存器可以分别寻址，并单独使用。

微机原理基本概念解析

1. 微处理器，微型计算机和微型计算机系统三者之间有何区别？答：微处理器即CPU，它包括运算器、控制器、寄存器阵列和内部总线等部分，用于实现微型计算机的运算和控制功能，是微型计算机的核心；一台微型计算机由微处理器、内存储器、I/O接口电路以及总线构成；微型计算机系统则包括硬件系统和软件系统两大部分，其中硬件系统又包括微型计算机和外围设备；由此可见,微处理器是微型计算机的重要组成部分，而微型计算机系统又主要由微型计算机作为其硬件构成。 2. CPU在内部结构上由哪几部分构成？CPU应具备哪些主要功能？ 答：CPU在内部结构上由运算器、控制器、寄存器阵列和内部总线等各部分构成，其主要功能是完成各种算数及逻辑运算，并实现对整个微型计算机控制，为此，其内部又必须具备传递和暂存数据的功能。 3. 累加器和其它通用寄存器相比有何不同？ 答：累加器是通用寄存器之一，但累加器和其它通用寄存器相比又有其独特之处。累加器除了可用做通用寄存器存放数据外，对某些操作，一般操作前累加器用于存放一个操作数，操作后，累加器用于存放结果。 4. 微型计算机的总线有哪几类？总线结构的特点是什么？

答：微型计算机的总线包括地址总线、数据总线和控制总线三类，总线结构的特点是结构简单、可靠性高、易于设计生产和维护，更主要的是便于扩充。 5. 试说明计算机用户，计算机软件，计算机硬件三者的相互关系。答：计算机用户，计算机软件系统，计算机硬件系统共同构成一个计算机应用系统，三者在该系统中处于三个不同的层次。计算机用户处于最高层，计算机软件处于中间层，计算机硬件系统处于最下层。在这里计算机用户是系统的主宰，他们通过软件系统与硬件系统发生关系，指挥计算机硬件完成指定的任务。即，计算机用户使用程序设计语言编制应用程序，在系统软件的干预下使用硬件系统进行工作。 6. 存储单元的选择由什么信号控制？读、写靠什么信号区分？ 答：存储单元的选择由地址信号控制，而对存储单元进行读操作还是写操作则要靠读、写信号区分。 7.详细叙述总线缓冲器(三态缓冲器）的作用。 答：总线缓冲器的作用主要是控制各路数据在总线上的交叉传送避免相互冲突，当几路数据都要向总线上传送时，就通过各路的缓冲器来解决，当一路传送时，缓冲器使其它各路数据与总线断开。 8.锁存器和寄存器有什么不同?

实验二：输寄存器实验解析

成绩： 计算机原理实验室实验报告 本说明打印前删除！！proteus 实验报告格式必须保持原样，蓝色部分按照实验内容自行填写；全班统一使用A4大小纸张，部分困难学生可以使用等大小纸张，自绘实验报告格式；全部实验完成后，学委按照实验顺序把每个学生的实验报告（含首页）装订成册，按照学号顺序排列，提交给实验指导老师（询问代课老师，学校将实验工作指派给了哪位老师）。 学委提交报告时，需要同时提交（附录）实验成绩登记表一份。其中表头部分课程，班级，班级总人数照实填写，项目填写本学期本课程的实验数量；学号姓名栏按照顺序填写，报告一栏填写该同学交报告的份数（每项目每人一份报告）；出勤和成绩栏留空，由实验室填写；特殊情况填写在备注处，若空间不够请写于背面并在备注处标明；若有学号超过58号的情况，请在背后按照格式登记所有项目；空学号可以不留空位置，顺序递进。 课程：计算机组成原理 姓名：刘翔翔 专业：软件工程 学号：1420561 21 日期：2016年6月 太原工业学院 计算机工程系

实验二：输寄存器实验 实验环境PC机＋Win 7＋proteus仿真器实验日期2016.06.01 一．实验内容 基本要求 1.理解CPU运算器中寄存器的作用 2.设计并验证寄存器组（至少四个寄存器） 扩展要求 3.实现更多的寄存器（至少8个） 思考题： 思考随着寄存器的增多，电路设计的复杂度是什么比例增大？ 二．理论分析或算法分析 1.基本要求 使用74LS373充当寄存器，74LS139做地址译码，74LS245用作输入，数码管显示寄存器内的数据。74LS139为二-四译码器，用两根线作为地址线接到74LS139的输入端，输出端分别接到每个74LS373的OE上，再用一个74LS139配合反相器产生控制每个74LS373的LE的信号。74LS245的输出端分别对应接到373输入端的每个管脚上的。74LS373的输出端对应接到数码管的对应管教上，以实现数据的显示。先在各个寄存器中输入不同的数据，然后关闭74ls248(输入)，选择不同的373(寄存器)，在数码管上显示不同的数据。 2.扩展要求 与基本要求相比大体不变，地址译码部分选择74LS138来做地址译码器。原理图连接方式原理不变，验证方式不变。

微机原理知识点整理

8086/8088微处理器的编程结构 编程结构:是指从程序员和使用者的角度看到的结构,亦可称为功能结构。从功能上来看,8086CPU可分为两部分,即总线 接口部件BIU和执行部件EU。 总线接口部件(BIU 组成:①段寄存器(DS、CS、ES、SS ②16 位指令指针寄存器IP(指向下一条要取出的指令代码;③20位地址加法器(用来 产生20位地址; ④6字节(8088为4字节指令队列缓冲器;

⑤总线控制逻辑。 功能:负责从内存中取指令,送入指令队列,实现CPU与存储器和I/O接口之间的数据传送。 执行部件(EU 组成:①ALU(算术逻辑单元;②数据寄存器(AX、BX、CX、DX; ③指针和变址寄存器(BP、SP、SI、DI;④标志寄存器(PSW;⑤EU控制系统。 功能:负责分析指令和执行指令。 BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作,共同完成所要求的任务: ①每当指令队列中有两个空字节,BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。 ②每当EU准备执行一条指令时,它会从BIU部件的指令队列前部取出指令的代码,然后用几个时钟周期去执行指令。在执行指令的过程中,如果必须访问存储器或者I/O端口,那么EU就会请求BIU,进入总线周期,完成访问内存或者I/O端口的操作;如果此时BIU正好处于空闲状态,会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中,则BIU将首先完成这个取指令的总线周期,然后再去响应EU发出的访问总线的请求。 ③当指令队列已满,且EU又没有总线访问请求时,BIU便进入空闲状态。 ④在执行转移指令、调用指令和返回指令时,由于待执行指令的顺序发生了变化,则指令队列中已经装入的字节被自动消除,BIU会接着往指令队列装入转向的另一程序段中的指令代码。 8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类,

状态字寄存器的解释

状态字寄存器 ●首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指 令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ●逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ●状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN,O,…）或写指令（=,S,R,） 显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到OR这一状态位。OR 位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。 ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设 置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实数。OS位只有通过如下这些命令进行复位：JOS（若OS = 1， 则跳转）命令，块调用和块结束命令。 ● CC1及CC0位：CC1和CC0（条件代码）位给出有关下列结果的相关信息： ?算术指令结果 ?比较指令结果 ?字逻辑指令 ?在移位功能中，移出位相关信息。 可以用以下指令来检查条件代码CC1和CC0。 CC1 CC0 检查完成后，如果： 0 0 A == 0 结果 =0 1 0 A > 0 结果 > 0 0 1 A < 0 结果 < 0

微机原理寄存器

寄存器 寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器(ACC)。 寄存器是内存阶层中的最顶端，也是系统获得操作资料的最快速途径。寄存器通常都是以他们可以保存的位元数量来估量，举例来说，一个“8 位元寄存器”或“32 位元寄存器”。寄存器现在都以寄存器档案的方式来实作，但是他们也可能使用单独的正反器、高速的核心内存、薄膜内存以及在数种机器上的其他方式来实作出来。 寄存器通常都用来意指由一个指令之输出或输入可以直接索引到的暂存器群组。更适当的是称他们为“架构寄存器”。 例如，x86 指令及定义八个 32 位元寄存器的集合，但一个实作 x86 指令集的 CPU 可以包含比八个更多的寄存器。 寄存器是CPU内部的元件，寄存器拥有非常高的读写速度，所以在寄存器之间的数据传送非常快。 [编辑本段]寄存器用途 1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。 [编辑本段]数据寄存器 8086 有14个16位寄存器，这14个寄存器按其用途可分为(1)通用寄存器、(2)指令指针、(3)标志寄存器和(4)段寄存器等4类。 (1)通用寄存器有8个, 又可以分成2组,一组是数据寄存器(4个),另一组是指针寄存器及变址寄存器(4个). 数据寄存器分为: AH&AL＝AX(accumulator)：累加寄存器，常用于运算;在乘除等指令中指定用来存放操作数,另外,所有的I/O指令都使用这一寄存器与外界设备传送数据. BH&BL＝BX(base)：基址寄存器，常用于地址索引； CH&CL＝CX(count)：计数寄存器，常用于计数；常用于保存计算值,如在移位指令,循环(loop)和串处理指令中用作隐含的计数器. DH&DL＝DX(data)：数据寄存器，常用于数据传递。 他们的特点是,这4个16位的寄存器可以分为高8位: AH, BH, CH, DH.以及低八位：AL,BL,CL,DL。这2组8位寄存器可以分别寻址，并单独使用。 另一组是指针寄存器和变址寄存器，包括： SP（Stack Pointer）：堆栈指针，与SS配合使用，可指向目前的堆栈位置； BP（Base Pointer）：基址指针寄存器，可用作SS的一个相对基址位置； SI（Source Index）：源变址寄存器可用来存放相对于DS段之源变址指针； DI（Destination Index）：目的变址寄存器，可用来存放相对于 ES 段之目的变址指针。这4个16位寄存器只能按16位进行存取操作，主要用来形成操作数的地址，用于堆栈操作和变址运算中计算操作数的有效地址。 (2) 指令指针IP(Instruction Pointer) 指令指针IP是一个16位专用寄存器，它指向当前需要取出的指令字节，当BIU从内存中取出一个指令字节后，IP就自动加1，指向下一个指令字节。注意，IP指向的是指令地址

电路组成及工作原理

X1226具有时钟和日历的功能，时钟依赖时、分、秒寄存器来跟踪，日历依赖日期、星期、月和年寄存器来跟踪，日历可正确显示至2099年，并具有自动闰年修正功能。拥有强大的双报警功能，能够被设置到任何时钟/日历值上，精确度可到1秒。可用软件设置1Hz、4096Hz或32768Hz中任意一个频率输出。 X1226提供一个备份电源输入脚VBACK，允许器件用电池或大容量电容进行备份供电。采用电容供电时，用一个硅或肖特基二极管连接到Vcc和充电电容的两端，充电电容连接到Vback管脚，注意不能使用二极管对电池充电(特别是锂离子电池)。切换到电池供电的条件是Vcc=Vback-0.1V，正常操作期间，供电电压Vcc必须高于电池电压，否则电池电量将逐步耗尽。振荡器采用外接32.768kH的晶体，产生的振荡误差可通过软件对数字微调寄存器、模拟微调寄存器的数值进行调节加以修正，避免了外接电阻和电容的离散性对精度的影响。4Kb的EEPROM可用于存储户数据。 电路组成及工作原理 X1226可与各种类型的的微控制器或微处理器接口，接口方式为串行的I2C接口。其中数据总线SDA是一个双向引脚，用于输入或输出数据。其漏极开路输出在使用过程中需要添加4.7～10kΩ的上拉电阻。本文介绍89C51单片机与X1226的接口方法，由于89C51单片机没有标准的I2C接口，只能用软件进行模拟。 图1 为了更直观地看到时间的变化，采用8位LED数码管显示年、月、日或时、分、秒，用PS7219A驱动LED

数码管，数码管选择0.5英寸共阴极红色或绿色LED数码管。由于PS7219A器件内含IMP810单片机监控器件，复位输出高电平有效，因此在使用51系统时，无须添加监控器件，使用PS7219A的复位输出给51单片机复位即可，监控电压为4.63V。硬件设计原理图如图1所示。 在硬件通电调试过程中，不能用手去触摸X1226的晶体振荡器，否则可能会导致振荡器停振，恢复振荡器起振的方法是关闭电源(包括备份电源)后重新上电。另外需要说明的是，测量振荡器时，不要用示波器的探头去测量X2的振荡输出，应该用探头测量PHZ/IRQ的振荡输出，以确定是否起振和振荡频率是否准确，测量时建议在该脚加一个5.1kΩ的上拉电阻。 软件设计 X1226内含实时时钟寄存器(RTC)、状态寄存器(SR)、控制寄存器(CONTROL)、报警寄存器(Alarm0、Alarm1)和客户存储数据的存储器。由于实时时钟寄存器和状态寄存器需要进行频繁的写操作，因此其存储结构为易失性SRAM结构。其他寄存器均为EEPROM结构，写操作次数通常在10万次以上。X1226初始化程序框图如图2所示，子程序YS4的作用是延时4μs。 图2