逻辑分析仪讲义2009
逻辑分析仪实验讲义
大连理工大学
信息技术实验中心
前言
随着电子技术科学的飞速发展，近年来电子电路从模拟、单元电路过渡到数字、集成电路，而且电子技术本身所采用的器件、理论基础、设计方法以及应用技术都在数字化，并已广泛地应用到各个领域。因此，数字信号的检测、数字域测试已成为电子测量的重要分支之一。逻辑分析仪是数字域测试的主要仪器，这就要求未来电子技术设计人员不但要有较强的设计能力，而且还要掌握数字信号检测的主要仪器——逻辑分析仪的使用，国外的新趋势是“每个设计人员都拥有一台逻辑分析仪”。所以，学习并掌握逻辑分析仪的知识，对成为一个合格的电子工程师是必须的。
为了适应未来世界的数字化，跟踪电子技术的发展方向，加强学以致用的思想，我们开发了一套逻辑分析仪实验，将理论与实践相结合，基础与专业相结合，软件与硬件相结合，模拟与数字相结合，并且突出了实验的灵活性与实用性，实验分基础型和提高型两种，根据学生自身能力，自行选择，启发学生思考、探索，在强调普及知识的同时，重点是提高学生的应用能力、实践能力和创新设计能力。
本讲义各部分内容为：逻辑分析仪简介、触发介绍、逻辑分析仪操作说明、逻辑分析仪实验设计。
鉴于水平有限，加之时间仓促，因此本讲义中缺点错误在所难免，敬请各位读者批评指正。
编者
于大连理工大学
2008年3月
目录
第一章逻辑分析仪简介----------------------------------------------------------------4 第二章Agilent1693A逻辑分析仪操作说明---------------------------------------6 第三章触发介绍---------------------------------------17
第四章逻辑分析仪实验---------------------------------------------------------------20
第一章逻辑分析仪简介
逻辑分析仪是数字域仪器的代表，是分析软、硬件故障的仪器。逻辑分析仪具有定时分析和状态分析两种工作方式。两种工作方式关键区别是定时方式使用其内部时钟采集目标系统的信号，属于异步采样，其作用基本取代示波器；状态方式使用目标系统时钟采集目标系统的信号，其工作同步于目标系统，属于同步采样，主要用于跟踪软件中的小问题或者是硬件中的元件缺陷，排除软件代码问题和一些硬件中的问题。
一.示波器(Oscillograph)与逻辑分析仪(Logic Analyzer)的区别
1.示波器
拟信号，能测量信号上欠过度或超越
量的小电压漂移，能高精度地检测脉
冲上升沿上二点之间时间间隔这样的
精确参数信息。但由于示波器通常为
二通道或四通道，不能实现多通道，
无法分析总线如地址总线、数据总线
等的运行情况，面对数字信号束手无
策。
2.逻辑分析仪：
表，能观察多数字信号如总线/信号等
的逻辑关系，具有多通道、多级触发
功能、大的存储能力、对数据的鉴别
能力、显示灵活直观、可靠的毛刺检
测能力以及反汇编等优点。
二.逻辑分析仪的两种工作模式(Logic Analyzer)
一台逻辑分析仪可工作在两种模式下，它们是：分定时分析模式(异步采样)和状态分析模式（同步采样）。状态分析模式主要用来观察各数字信号之间的逻辑关系。
1.定时分析仪(Timing Analyzer)
定时分析模式是采用逻辑分析仪内部的时钟对输入信号进行等时间间隔采样。显示信息与示波器相似，横轴代表时间，纵轴是逻辑值。定时分析模式主要用来观察各数字信号之间的时间关系。
2.状态分析仪(State Analyzer)
逻辑状态分析模式的采样时钟来自被测系统，因此其采样点是与被测系统同步的。该模式善于跟踪软件中的小问题或者是硬件中的元件缺陷。它能排除软件代码问题和一些硬件中的问题。逻辑状态分析仪常被用来找出特定时钟信号出现时总线上信号是什么逻辑，数据是否合理。存储器里采集的数据按与每个状态相联系的时间标签列表形式显示。
第二章逻辑分析仪的使用
本实验中使用的逻辑分析仪是美国Agilent公司生产的1693A型基于PC 的逻辑分析仪，该逻辑分析仪如图2.1所示。该逻辑分析仪需与一台计算机协同工作。逻辑分析仪与计算机通过IEEE1394接口相连。用户对逻辑分析仪的操作和分析结果是通过运行于计算机上的软件完成的，软件界面如图2.2所示。
图2.1 Agilent 1693A逻辑分析仪
图2.2 Agilent 1693A逻辑分析仪的软件界面
一、定时分析功能
逻辑分析仪在定时分析模式下，使用流程如图2.3所示。
图2.3 逻辑分析仪使用流程
1、打开逻辑分析仪及分析软件
在使用逻辑分析之前，首先要做的是接能逻辑分析仪的电源，按下逻辑分析仪左下角的电源开关，启动逻辑分析仪。
之后点击桌面上的“Agilent Logic Analyzer”的快捷方式，打开逻辑分析仪配套软件。
2、将探头与目标系统相连
在打开逻辑分析仪与分析软件之后，应将分析仪的探头与目标系统相连。逻辑分析仪的探头有很多种，但其功能都是用来将目标系统中的信号输入逻辑仪的配件，与示波器的探头的功能相似。在本实验中使用的是型号为E5383A型的探头组，如图2.4所示。一个探头组有17个逻辑输入探头。其中16个通用逻辑输入探头，1个时钟输入
探头。探头组中还有一根黑线，这是系统的0V电平参考点，也就是常说的按地线。其中时钟输入线将在状态分析中使用，在定时分析模式下不使用。
【1】从菜单栏选择Setup>Bus/Signa l；
【2】加亮你想删除的总线/信号；
【3】点击Delete.
（2）删除所有总线和信号
【1】从菜单栏选择Setup>Bus/Signal；
【2】点击Delete All.
4．给总线/信号重命名
此功能可以给总线/信号改名字，而且，更改前被分配的Channel, Pod, Clock仍保持不变。操作如下：
（1）菜单栏选择Setup>Bus/Signal，或点击The setup栏内的相应按钮；
（2）鼠标右击总线/信号名，选择Rename...；
（3）输入新的总线/信号名；
（4）选择ok。
5．分配通道
为使逻辑分析仪的显示匹配于你的系统设计，需要给各个总线/信号名字分配物理通道。操作如下：
（1）菜单栏选择Setup>Bus/Signal；
（2）在The Buses/Signals栏中,选中栅格中的方框，此方格所在的栏pod x就是与横向的总线/信号名相对应的通道。在被测系
统中对于每一个信号探针来说，在界面上都应该有一个映射通道到
信号名的黑色复选标记。
6．设置阈值
设置一个与目标系统使用的阈值电压匹配的阈值电压是非常重要的。不正确的阈值电压将导致数据出错。从菜单栏“Select Setup”选择“Bus/Signal”. 点击任何一个阈值栏即Pod栏下面标有“Threshold: TTL(1.50 v)”字样，阈值设置窗口便会出现。全选pods或只选一个pod,指定阈值如下：
AGP (1.32 V) CCT (1.50 V) CMOS 5V (2.50 V)
ECL (-1.30 V) GTL (0.80 V) GTLPlus (1.00 V) HSTL (0.75 V) LVCMOS 1.5V (0.75V) LVCMOS 1.8V (0.90 V)
LVCMOS 3.3 V (1.65 V) LVPECL (2.00 V) LVCMOS 2.5 V
(1.25 V)
LVTTL (1.40 V) PECL (3.70 V) SSTL2 (1.25 V)
SSTL3 (1.50 V) TTL (1.50 V) User (-6.00 to 6.00 V) 7．设置进制
当创建总线时，你可以为其设置进制。在列表和波形观察中用默认
的进制显示总线/信号值，仅仅影响新的总线/信号。操作如下：
（1）从菜单栏中选择Select Setup>Bus/Signal；
（2）在The bus/signal setup对话框中选择Display；
（3）选择Default Base；
（4）选择新进制；
（5）点击“确定”。
8．设置建立/保持
此功能仅用在状态模式中.建立/保持是指定逻辑分析仪接收目标系
统信息的窗口应该在哪里与时钟信号相关。目标系统需要一个其内数据
合理且至少长度相当于分析仪建立/保持窗口加任意时钟偏移量。
1）选择Setup>Timing/State (Sampling)...；
2）把Acquisition改成State - Synchronous Sampling；
3）设置时钟条件；
4）选择Buses/Signals栏.
5）如果Setup/hold 栏没有完全显示出来，选择Display>Setup/Hold.
6）如果你正在使用slave or demultiplexed clock,为相应的总线/信号改变The pod clock类型。改变The pod clock 类型通过选择被分配通道的the pod 栏中主时钟。
7）点击The bus or signal的Setup/Hold值来调整。也可以调整个别字节值，在这种情况下，显示个别信息。
9．设置极性
你可以定义总线/信号去按负或者正的极性来显示。这会影响信号值和波形地显示。当总线/信号被设置成负极性时，输入高电平显示低电平波形或者时数字值0。极性在所有使用信号值的地方如触发。默认极性是正（高电平=1）。
（1）从菜单栏，选择Setup>Bus/Signal；
（2）在The bus/signal setup对话框选择Display；
（3）选择polarity;
（4）在出现的极性竖栏内锁定正负极性。
10．添加用户注解
你可以把注释贴到Buses and signals上。当你旋动鼠标经过波形和列表窗口中的总线/信号时，注释便会在工具顶端出现。从菜单栏，选择Setup>Bus/Signal。
（1）在出现的The Buses/Signals setup栏中选择Display.；
（2）选择Comment. 标有Comment标签的新栏就会出现。在此栏内，键入总线/ 信号注释。
11．添加文件夹
此特性可以在The bus/signal列表加一个窗口形式的文件夹. 当使用多个具有翻转汇编程序的总线/信号名字时，使用文件夹有助于组织总线/信号名。
（1）从菜单栏，选择Setup>Bus/Signal；
（2）右击a bus/signal名, 然后选择Add Folder；
（3）新文件夹会在加亮的名字下面出现，通过默认方式，新文件夹有一个一般的系统默认名。也可以给新文件夹更名。
12．给总线/信号启别名
此特性可以添加准确的总线/信号拷贝名（通道、极性等分配不变）。同时使用别名与文件夹有助于组织具有翻转汇编的总线/信号名。
（1）从菜单栏选择Setup>Bus/Signal；
（2）右击想要的Bus/signal名字,然后选择Add Alias；
（3）新别名会出现在加亮的名字下面。新别名可以改名。
13．给总线/信号名分类
可以给总线/信号名和文件夹名分类来更好地组织他们。
（1）从菜单栏，选择Setup>Bus/Signal....
（2）右击要分类的总线/信号名或文件夹名，然后选择Sort>Ascending或Sort>Descending。
14．为总线/信号编辑特征符号
（1）选择Setup>Symbols....
（2）选择一个显示新特征符号的总线/信号。每个特征符号对应一个总线/信号；
（3）点击Add；
（4）定义一个值。特征符号名没有什么限制条件，但特殊总线/信号必须有唯一的名字；
（5）点击Apply。
15. 采样设置
在定时异步采样模式中，可以设置采样周期和通道宽度。也可以设置采样(存贮)深度和触发位置。定时模式以固定采样周期采样目标系统。在状态同步采样模式中，可以购置时钟模式和时钟限定。也可以设置采样(存贮)深度和触发位置。状态模式当与指定的时钟匹配的信号出现时采样目标系统。
（1）采样模式选择：
【1】选择定时分析仪：从菜单栏选择Setup>Timing/State
(Sampling)；
【2】选择状态分析仪：从菜单栏选择Setup>Timing/State (Sampling)，在采样设置对话框，选择State - Synchronous
Sampling属性。
（2）设置采样深度：
【1】从菜单栏选择Setup>Timing/State (Sampling)；
【2】设置采样模式和状态及定时属性；
【3】在属性对话框中右击选择采样深度。
（3）设置触发器位置：
触发位置指定跟踪存储量。例如选中10%的时候90%的跟踪存储用于触发之后获得的采样。当选中90%的时候，10%的跟踪存储量用于触发之前获得的采样。设置操作如下：
【1】从菜单栏选择Setup>Timing/State (Sampling)；
【2】选择触发位置。
（4）设定采样周期：
【1】从菜单栏选择Setup>Timing；
【2】在Timing Option栏sampling选项中设定采样周期（只用在定时方式中）。
（5）设置采样属性
在定时异步模式中，如果你需要一个更快速的采样周期，你可以选择‘使用你的分析模式可以获得的最大通道数的一半’的属性。通道数根据你的分析模式变化。操作如下：
【1】从菜单栏，选择Setup>State/Timing (Sampling)；
【2】选择定式采样模式，定时属性成为可选择的；
【3】选择要选的采样属性。
136 channels, 400 MHz 默认值。所有通道都具有；采样周期从 2.5 ns to 1 ms.
68 channels, 800 MHz 使用一个探针夹对中的一个探针夹。采样周期 1.25 ns.
Store transitions only, 136 channels, 200 MHz 提供最大采样持续时间，由于数据只有当发现末端值变化时才变化。采样周期： 5.0 ns to 1 ms.
（6）选择状态时钟类型:
l默认类型时主时钟，操作如下：
【1】从菜单栏选择Setup>Timing/State (Sampling)；
【2】选择State；
【3】在State属性中把时钟模式变成Master/Slave/Demux；
【4】设置master and slave时钟；
【5】选择总线/信号标号；
【6】选择探针夹标题下面的时钟区域；
【7】对于Demultiplex模式：把时钟设置成Demultiplex.看看显示，例如，如果
设置Pod 1为Demultiplex，Pod2就消失了，你会看到两个
pod 1栏，第一个时主时钟，第二个是辅时钟。
【8】为总线分配通道。
l建立主/辅时钟，操作如下：
【1】从菜单栏，选择Setup>State/Timing (Sampling)；
【2】选择状态模式，状态属性变成可选择的；
【3】接下来选择高级时钟，时钟控制用一个按钮代替；
【4】选择Master Clock... or Slave Clock...，高级时钟对话框出现；
【5】适当选择设置，时钟通道既被用作主触发也被用作时钟描述；
【6】点击ok关闭对话框。分析仪设置窗口的时钟描述马上更新。16．设置触发模式
（1）简单触发
【1】进入简单触发摸式：在左面Bus/signal域内鼠标右击选择Display/simple trigger；
【2】设定简单触发模式：在左边的触发域Simple trigger中或对各个信号设定触发（比如：高电平触发、低电平触发以及边沿触
发等等）。
（2）高级触发
在高级触发对话框中所包含的触发功能将给你预设触发序列，这将会在实际的测试中起到作用，在有些情况下，你可以为特殊的测试而建立自定义的触发序列。下面就是给出如何建立一触发序列的操作：【1】从菜单拦内点击Setup>Advanced Trigger... .
【2】然后弹出高级触发对话框，在高级触发对话框中，用鼠标拖拉欲要触发的功能蓝色框到触发序列区域内。
（3）触发的保存和返回
【1】通过点击菜单栏中的Setup>Store Trigger来储存触发；
【2】从菜单栏中点击Setup>Recall Trigger...来返回触发。
17．标记的设定
（1）创建标记
通过点击菜单栏中Markers/new来创建所要创建的标记。
（2）创建时间间隔
【1】从菜单栏中点击Markers > New Interval Measurement；
【2】选择Time或者Sample, 选择要测试的标记；
【3】点击OK。
（3）创建总线/信号值
【1】在菜单栏中选择Markers > New Value At Measurement；
【2】选择数据，总线或者信号，以及标记的基值；
【3】点击OK。
18．逻辑测试
通过点击菜单栏中Run/Stop>Run…或者Run Repetitive…进行逻辑测试。
19．探测夹的使用
将探测针（比如pod1）的数据通道线接到被测电路上，通道地线gnd接地。
20.数据的搜素
（1）值搜索
【1】从菜单栏中选择Edit>Find；
【2】在弹出的对话框中进行设置搜索的起点位置以及重点位置等；
【3】然后点击OK。
（2）复杂模式的搜索
【1】从菜单栏中选择Edit>Find；
【2】在Find对话框中，设置情况；
【3】弹出下滑菜单。选择Insert Event After或者Insert Event Before来设置要
查找的事件等一些操作；
【4】点击OK。
（3）特殊位置搜索
【1】从菜单栏中选择Edit>Go To；
【2】从Go To对话框中选择Time, Sample,或者Markers；
【3】输入要找的标记的数值；
【4】点击OK。
21.波形的发大与缩小
通过选择菜单栏View/zoom out（zoom in）来进行。
22.波形的平移
通过点击面板上
第三章触发介绍
一、简单触发说明
简单触发的概念就是在波形内或者在窗口的显示内快速创建如边沿触发和总线模式触发的简单触发。但是数据是与一个关系式或者与一个用户自定义的值来进行比较的，例如等于和不等于等等的比较，单信号的比较是有一定参考的比如上升沿、下降沿、低电平、高电平。在这种情况下，模式以及边沿的获取一般是不容易实现的。当总线模式或者信号满足用户所定义表达式的要求时，逻辑分析仪就触发。
在一个表达式中总线和信号都被使用的时候，仅当一个边沿被设定时它们被加在一起；在多边沿被设定时，最后一边沿有优先权，而其他所有的边沿将会变为X的形式。
当一个简单触发条件要求不仅仅是AND/OR的逻辑表达式的时候，可以选用高级触发，如果高级触发的设定超过简单触发的功能限制的时候，简单触发将不起作用。如果想要恢复简单触发的操作时候，你需要改变目前的高级触发的设定来在简单触发的范围内使用总线模式和边沿模式。
当高级触发超过简单触发的功能设定的时候，简单触发域和高级触发对话框将会显示目前触发的设置，并且还可以进行触发更正，但是根据上面所述，一旦高级触发的变化超过简单触发的功能设定的限制的时候，简单触发区域将会退出。
在信号和总线交叠情况下，任一信号实际上是组成总线/信号组的一部分，当然最后一个变化有优先权。例如，在总线模式被设定为一触发的时候，就可以把某一重叠的信号触发为上升沿的。通过改变信号，总线触发模式将会被放弃。
二、高级触发说明
高级触发对话框是用来设置高级触发的，在一触发到来的时候这要求多条件得以满足，对于每一个如状态或者定时的模式都有它自己的触发功能设
置。触发的功能在左面蓝色的格已经说明，通过用鼠标拖放到你所需要的地方。高级触发对话框也可以通过菜单栏来进入。各触发字介绍如下：
1.边沿触发
（1）Edge：
当定义的触发边沿到来的时候，逻辑分析仪就触发。
（2）"N" number of edges：
当第N个触发边沿的事件发生的时候，逻辑分析仪就触发。
（3）Edge and pattern:
当边沿和总线模式同时发生的时候，逻辑分析仪就触发。
（4）Edge followed by edge：
在第一触发发生特定一段时间后第二触发发生。
（5）Edges too far apart：
第二触发不再第一触发之后的特定时间内发生。
（6）Edge followed by pattern：
在边沿之后的特定时间内总线模式发生。
（7）Pattern too late after edge：
总线模式不在边沿之后的特定时间内发生。
2.总线模式触发
（1）pattern
这种触发在定时异步中用到。当设定的总线模式事件发生的时候分析仪就触发。
（2）Edge and Pattern
在边沿和总线模式同时发生的触发。
（3）Pattern present for > "T" time
用户自定义的总线模式宽度比指定时间周期大的时候分析仪就触发。
（4）Pattern present for < "T" time
用户自定义的总线模式宽度比指定时间周期小的时候分析仪就触发。
（5）Pattern absent for > "T" time
用户自定义的总线模式缺省宽度比指定时间周期大的时候分析仪就触发。
（6）Pattern absent for < "T" time
用户自定义的总线模式缺省宽度比指定时间周期小的时候分析仪就触发。
（7）Edge followed by pattern
总线模式在边沿之后的固定时间周期内发生。
（8）Pattern too late after edge
总线模式不在边沿之后的固定时间周期内发生。
3.其他触发
（1）Find anything "N" times (timing)
分析仪在第N次发现某事时候就触发。
（2）Reset and start timer (timing)
这种触发是重新设置定时器的，然后启动定时器要求定时值设定在同一触发步长，或者是其他触发步长内，当定时器停止执行的时候，分析仪就触发。
（3）Width violation on pattern or pulse
当脉冲或者总线模式特窄或特宽的时候分析仪就触发。
（4）Wait "T" seconds
当固定时间已经到达的时候分析仪就触发。
（5）Run until user stop (timing)
这种触发功能被设定为逻辑分析从不触发，所以必须设定一个停止按钮来浏览捕获的数据。
（6）Wait for external arm (timing)
当外部设备信号通过外部触发输入墙出现的时候分析仪就触发，外部触发墙在168X models的后面板上和69X models.的后面板上。
第四章逻辑分析仪实验
实验一用逻辑分析仪测量单片机的输出信号
一、实验名称：
用逻辑分析仪测量单片机的输出信号
二、实验目的：
1、学习如何删除、添加、更改总线/信号名和给各个总线/信号分配物理通道、设置进制、归类；
2、学习如何给逻辑分析仪的探针夹上通道设置阈值及启动显示窗口中的列表和波形显示功能；
3、逻辑分析仪的触发设置；
4、学习如何设置逻辑分析仪定时方式的采样模式；
5、学习如何选择状态分析方式的外时钟和设置状态方式建立/保持时间属性；
6、学习逻辑分析仪探针与被测对象的连接及学会使用逻辑分析仪的两种工作方式观察计数器输出波形和状态的操作过程。
三、实验设备：
逻辑分析仪实验板
逻辑分析仪（1693A-LOGIC ANALYZER）一台
通用PC机一台
四、实验原理：
本实验的被测电路为一块带有单片机的电路板，单片机的引脚已被引出。本次实验的电路板如图4.1。图4.2所示为实验板与逻辑分析仪的探头的连接。
单片机的引脚功能如下：
RC0－RC5：计数输出
RA0：计数脉冲
RA1：溢出脉冲
RA2：短脉冲
逻辑分析仪使用手册.pdf
目录 概述 (1) 第1章逻辑分析仪原理及基本概念 (2) 1.1逻辑分析仪原理 (2) 1.2逻辑分析仪基本概念 (2) 1.2.1定时采样 (2) 1.2.2状态采样 (3) 1.2.3动态采样 (3) 1.2.4存储容量 (3) 1.2.5采样时间 (4) 1.2.6测量带宽 (4) 1.2.7门限电压 (5) 1.2.8触发 (5) 1.2.9触发位置优先 (5) 1.2.10触发状态优先 (5) 第2章致远逻辑分析仪 (6) 2.1命名规则 (6) 2.1.1LA系列逻辑分析仪 (6) 2.1.2LAB系列逻辑分析仪 (6) 2.2功能特色 (7) 2.2.1测量线 (7) 2.2.2逻辑笔 (7) 2.2.3频率计 (8) 2.2.4双边沿同步采样 (9) 2.2.5触发方式 (9) 2.2.6数据滤波 (10) 2.2.7数据导出 (11) 2.2.8协议分析 (11) 2.3型号对比 (11) 2.3.1LA系列对比 (11) 2.3.2LAB系列对比 (12) 2.3.3LA系列与LAB系列对比 (13) 第3章如何使用逻辑分析仪 (14) 3.1逻辑分析仪软件安装 (14) 3.1.1安装ZlgLogic软件 (14) 3.1.2安装驱动程序 (18) 3.1.3软件升级 (19) 3.2逻辑分析仪硬件连接 (21) 3.3逻辑分析仪使用步骤 (25) 3.3.1频率测量 (25) 3.3.2总线测量 (28) 3.3.3SPI测量 (31) 3.3.4SPI总线分析 (32) i
3.3.5SPI触发设置 (34) 3.4逻辑分析仪使用注意事项 (36) 3.4.1确保接地良好 (36) 3.4.2合理设置采样频率 (37) 3.4.3合理设置触发方式 (37) 3.4.4合理设置门限电压 (37) 3.4.5使用Timing-State模式 (38) 3.4.6差分信号测量 (38) 第4章逻辑分析仪的应用 (39) 4.1逻辑分析仪队列触发的应用 (39) 4.1.1队列触发在数字通信系统的应用 (39) 4.1.2队列触发在工业自动化领域的应用 (40) 4.2逻辑分析仪数据延迟触发的应用 (42) 4.2.1原理分析 (42) 4.2.2测试步骤 (42) 4.3逻辑分析仪插件触发的应用 (44) 4.4逻辑分析仪外部触发的应用 (44) 4.4.1触发输出在电路调试中的应用 (44) 4.4.2触发输入在电路调试中的应用 (46) 4.4.3其它应用 (47) 4.5逻辑分析仪在数据采集开发系统中的应用 (47) 4.6逻辑分析仪在1-wire总线开发中的应用 (49) 4.7逻辑分析在LIN总线开发中的应用 (51) 4.8逻辑分析仪在DALI总线开发中的应用 (53) 4.9逻辑分析仪在CAN总线开发中的应用 (54) 4.10逻辑分析仪在FPGA开发中的应用 (55) 4.11逻辑分析仪在ACTEL平台中的应用 (57) 4.11.1方案介绍 (58) 4.11.2实现过程 (58) 4.12逻辑分析仪在RFID开发中的应用 (60) 4.12.1方案介绍 (60) 4.12.2方案实现 (60) 4.12.3实现过程 (61) 4.13逻辑分析仪在SDRAM开发中的应用 (62) 4.13.1硬件平台介绍 (62) 4.13.2建立应用平台 (63) 4.13.3逻辑分析仪测量应用 (64) 4.14逻辑分析仪在USB开发中的应用 (65) 4.14.1测量方法 (66) 4.14.2应用实例 (67) 4.15逻辑分析仪在CF卡开发中的应用 (68) 4.15.1CF卡原理 (68) 4.15.2插件解码分析 (69) 4.16逻辑分析仪在SD卡开发中的应用 (71) ii
数字逻辑电路实验报告
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
逻辑分析仪讲义2009
逻辑分析仪实验讲义 大连理工大学 信息技术实验中心
前言 随着电子技术科学的飞速发展，近年来电子电路从模拟、单元电路过渡到数字、集成电路，而且电子技术本身所采用的器件、理论基础、设计方法以及应用技术都在数字化，并已广泛地应用到各个领域。因此，数字信号的检测、数字域测试已成为电子测量的重要分支之一。逻辑分析仪是数字域测试的主要仪器，这就要求未来电子技术设计人员不但要有较强的设计能力，而且还要掌握数字信号检测的主要仪器——逻辑分析仪的使用，国外的新趋势是“每个设计人员都拥有一台逻辑分析仪”。所以，学习并掌握逻辑分析仪的知识，对成为一个合格的电子工程师是必须的。 为了适应未来世界的数字化，跟踪电子技术的发展方向，加强学以致用的思想，我们开发了一套逻辑分析仪实验，将理论与实践相结合，基础与专业相结合，软件与硬件相结合，模拟与数字相结合，并且突出了实验的灵活性与实用性，实验分基础型和提高型两种，根据学生自身能力，自行选择，启发学生思考、探索，在强调普及知识的同时，重点是提高学生的应用能力、实践能力和创新设计能力。 本讲义各部分内容为：逻辑分析仪简介、触发介绍、逻辑分析仪操作说明、逻辑分析仪实验设计。 鉴于水平有限，加之时间仓促，因此本讲义中缺点错误在所难免，敬请各位读者批评指正。 编者 于大连理工大学 2008年3月
目录 第一章逻辑分析仪简介----------------------------------------------------------------4 第二章Agilent1693A逻辑分析仪操作说明---------------------------------------6 第三章触发介绍---------------------------------------17 第四章逻辑分析仪实验---------------------------------------------------------------20
基于51单片机的简易逻辑分析仪设计
本科生毕业设计报告学院物理与电子工程学院专业电子信息工程 设计题目：基于51单片机的 简易逻辑分析仪设计 学生姓名 指导教师 （姓名及职称） 班级 学号 完成日期：年月
基于51单片机的简易逻辑分析仪设计 物理与电子工程学院电子信息工程 [摘要]本设计完成了一种能进行数字电路中多路数据测试的简易逻辑分析仪。它以51单片机控制核心，数模转换器为逻辑信号门限电平控制电路，用按键和 12864LCD作为人机交互界面，采用C51进行模块化编程，实现了四路信号的测试，具有成本低，使用方便等特点。 [关键词]数字电路单片机数模转换器逻辑分析仪 1 设计任务与要求 本设计的主要任务及参数指标是：数据位数4位，存储深度80字；数据速率最高1kHz；输入阻抗大于50kΩ；逻辑信号门限电平在1.0V～4.0V 范围内按8级任意设定。 2 设计方案 本系统采用51单片机为控制核心，系统由单片机系统、逻辑电平控制、按键、LCD显示、系统电源等模块构成。被测数据输入到逻辑电平控制模块，然后进行单片机进行测试，按键用于控制逻辑信号门限电平的大小，系统电源为各模块供电，各模块的供电电压为5V。
图1 系统框图 3 设计原理分析 3.1 单片机系统电路设计 图2 单片机系统电路 单片机系统为逻辑分析仪的核心，负责控制逻辑分析仪的逻辑电平、检测按键并驱动LCD 进行显示。单片机系统电路如图2所示，由晶体振荡器Y1、电容C3和C4构成振荡器电路，为单片机提供时钟信号。电容C1、电阻R2和R1、按键KEY1构成单片机复位电路，高电平复位，当按键KEY1按下的时间超过2个机器周期以上时，单片机就执行复位操作。EA 接高电平，单片机首先访问内部程序存储器。J1为1KΩ的排阻，作为P0口的外部上拉电阻。在硬件制作时为了方便单片机的测试和功能的扩展，把所有的I/O 口均通过排针引出。 EA/VP 31X119X218RESET 9 RD 17WR 16 INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P27 28 PSEN 29 ALE/P 30TXD 11RXD 10U18051 P10 P11P12P13P14P15P16P17P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27 123456789J1 1K +5 Y112M +5 RXD TXD RD WR T0T1INT0INT1C3 22p F C4 22p F R28.2K C110u F +5 12J6CON2 KEY1SW2 R1100 . .
简易逻辑分析仪报告
简易逻辑分析仪 摘要 本系统是由单片机作为主控制器、可编程器件作为辅助控制单元来实现数字信号产生、逻辑信号采集和示波器显示。 由单片机为核心的信号发生器，实现了大范围可控频率、预设码型的信号输出；数据采集模块的输入电路中的程控迟滞比较器，提高了输入信道的抗干扰能力。可编程器件高密度特点在本系统中的应用，大大减少了外围器件，增强了系统的可靠性。带有LCD显示模块为用户控制提供友好的人机界面，实现了设置掉电保护功能，并支持鼠标操作和图形打印。 关键词逻辑分析仪单片机可编程器件程控迟滞比较器一、方案论证及选择
方案一： 利用普通的74系列移位计数器构成数字信号发生器，纯单片机方式实现逻辑分析仪。 图 1-1 方案一结构框图 如图1-1所示，数字信号发生器部分，利用74系列的移位计数器的基本功能，通过拨码开关向置数端预置循环序列，通过TTL 驱动输出数字信号。逻辑分析仪部分的门限电压由电位器控制。这种方法单片机除了完成基本的数据分析外，还需要完成对逻辑数据的采集、存储、显示等大量控制工作。 方案二： 由单片机产生数字信号序列，由另外两片单片机构成逻辑分析仪。 射随器 门限 比较器 电位器 调压电路 单 片 机 Z Y X D/A D/A 预 置 拨码开关 序列 输出 数字信号发生器 简易逻辑分析 100Hz 时钟 键盘 级联74 移位计数器 数码管
图 1-2 方案二结构框图 如图1-2所示，相比方案一在信号产生上方案二采用了单片机方案，数码管显示循环序列码状态，本方案用软件可以实现不同频率、更加复杂数字信号的输出。在逻辑分析仪部分，部分的特点是双单片机结构，二者通过串口通信，下位机单片机3只负责显示，上位机单片机2通过D/A 输出程控的门限电平。本方案解决了显示与数据采集处理不能同时工作的矛盾， 方案三 利用FPGA/CPLD 的高速特点，实现系统并行工作，这是本方案相比于方案二的特色之一。用可编程器件可以高速完成单一功能模块。FPGA/CPLD 的使用弥补了单片机在高速采集和实时显示的弱点，使整个系统的处理能力远超过当前微控制器的水平，这使设计十分具有发挥的空间。而且通过合理地划分软硬件的工作量，将使软件控制和软件编写变得容易。 单 片 机 2 单 片 机 3 单 片 机 1 输出级TTL 驱动 射随器 D/A 门限 比较器 串口 通信 Z Y X D/A D/A 数码管 键盘 数字信号发生简易逻辑分析 键盘 数码管
数字电路组合逻辑电路设计实验报告
数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
labview的8位逻辑分析仪
目录 引言 (5) 一、LABVIEW和数字逻辑分析仪简介 (6) 1.1 LABVIEW简介 (6) 1.2 数字逻辑分析仪简介 (6) 1.3 实验平台简介 (8) 二、数字逻辑分析仪的总体设计 (8) 三、前面板设计 (11) 四、程序设计 (11) 五、调试及结果 (13) 六、总结心得 (14) 七、参考文献 (15)
引言 数字逻辑分析仪重点在于考察信号高于或低于某一门限电平值，以及这些数字信号与系统时间之间的相对关。逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬件电路工作时的逻辑电平（高或低），并加以存储,用图形的方式直观地表达出来，便于用户检测,分析电路设计(硬件设计和软件设计) 中的错误，逻辑分析仪是设计中不可缺少的设备，通过它，可以迅速地定位错误，解决问题，达到事半功倍的效果。逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与Low之间形成数字波形。逻辑分析仪分为两大类：逻辑状态分析仪（Logic State Analyzer,简称LSA）和逻辑定时分析仪（Logic Timing Analyzer）。这两类分析仪的基本结构是相似的，主要区别表现在显示方式和定时方式上。 LabVIEW是目前国际上唯一的编译型图形化编程语言，使用“所见即所得”的可视化技术建立人机界面，使用图标表示功能模块迷失用图标之间的连线表示各模块间的数据传递。同时LabVIEW继承了高级编程语言的结构化和模块化编程的优点，支持模块化与层次化实际，这种结构的实际增强了程序的可读性。 LabVIEW是一种图形化的编程语言和开发环境，它广泛地被工业界、学术界和研究实验室所接收，被公认为是标准的数据采集和仪器控制软件。LabVIEW 是一个功能强大且灵活的软件，利用他可以方便的建立自己的虚拟仪器。以LabVIEW为代表的图形化编程语言，又称为“G”语言。使用这种语编程时，基本上不需要编写程序代码，而是“绘制”程序流程图。LabVIEW尽可能利用工程技术人员所熟悉的术语、图标和概念，因而它是一种面向最终用户的开发工具，可以增强工程人员构建自己的科学和工程系统的能力，可为实现仪器编程和数据采集系统提供便捷途径。 本次课程设计就是在LabVIEW基础上设计一个8位数字逻辑分析仪。并从中学习和了解LabVIEW的运用和编程。
基于单片机的简易逻辑分析仪毕业设计论文
基于单片机的简易逻辑分析仪 目录 第1节引言 (3) 1.1系统概述 (3) 1.1.1系统的特点 (4) 1.1.2系统的功能 (4) 第2节系统主要硬件电路设计 (5) 2.1 系统结构框图 (5) 2.2 主体控制模块 (5) 2.3 系统硬件的主体实现 (7) 2.3.1 数字信号发生器模块的电路设计与实现 (7) 2.3.2 主控系统模块的电路设计与实现 (8) 2.3.3 LED显示模块的电路设计与实现 (10) 2.3.4 硬件的抗干扰措施 (12) 第3节系统软件设计 (13) 3.1 系统软件流程 (13) 3.2 中断服务子程序 (15) 3.3 AT24C04程序设计 (15) 第4节结束语 (19) 参考文献 (20) 基于单片机的简易逻辑分析仪
第1节引言 信息时代是数字化的时代，数字技术的高速发展，出现了以高性能计算机为核心的数字通信、数字测量的数字系统。在研究这些数字系统产品的应用性能的同时也必须研究在设计、生产和维修他们的过程中，如何验证数字电路设计的合理性、如何协调硬件及其驱动应用软件的工作、如何测量其技术指标以及如何评价其性能。逻辑分析仪的出现，为解决这些问题提供了可能。 随着数字系统复杂程序的增加，尤其是微处理器的高速发展，用示波器测试己显得有些无能为力。1973年在美国应运而生的逻辑分析仪(Logic Analyzer)，能满足数字域测试的各种要求。它属于总线分析仪一类的数据域测试仪器*主要用于查找总线(或多线)相关故障．同时对于数据有很强的选择能力和跟踪能力，因此，逻辑分析汉在数字系统的测试中获得了广泛的应用。 逻辑分析仪（Logic Analyzer）是以逻辑信号为分析对象的测量仪器。是一种数据域仪器，其作用相当于时域测量中的示波器。正如在模拟电路错误分析中需要示波器一样，在数字电路故障分析中也需要一种仪器，它适应了数字化技术的要求，是数字、逻辑电路、仪器、设备的设计、分析及故障诊断工作中不可按少的工具。在测试数字电路、研制和维修电子计算机、微处理器以及各种集成化数字仪表和装置中具有广泛的用途；还是数字系统设计、侦错、软件开发和仿真的必备仪器；作为硬件设计中必不可少的检测工具，还可将其引入实验教学中，建立直观感性的印象，提升学生的硬件设计能力，可以全面提高教学质量；随着科技的发展，LA在多通道、大存储量、高采样速率、多触发功能方面得到更快的发展，在航天、军事、通信等数字系统领域得到越来越广泛的应用。 我们从上面可以看出逻辑分析仪在各个领域的广泛应用。那么我们在学习、应用的同时设计并制作一个简易的逻辑分析仪就显的意义重大了，这样这个过程既可以让我们更加深入理解其原理，又可以提高动手设计并制作整个系统电路的能力，还可以将其作为简易仪器应用于以后的实验中。 1.1系统概述 因在本节中，我们将对简易逻辑分析仪的应用进行分析。给出它的特点，能实现的功能以及系统的简单操作 1.1.1 系统的特点 逻辑分析仪也称逻辑示波器，它是用来分析数字系统逻辑关系的一种仪器。逻辑分析仪的主要作用有二个：一是用于观察的形式显示出数字系统的运行情况，相当于扩展了人们的视野，起一个逻辑显示器的作用；二是对系统运行进行分析和故障诊断。
逻辑门电路实验报告(精)
HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数
实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）
（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表
输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出
A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：
4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：
基于单片机的简易逻辑分析仪的毕业设计论文
基于单片机的简易逻辑分析仪毕业设计论文 目录 第1节引言 (3) 1.1系统概述 (3) 1.1.1系统的特点 (4) 1.1.2系统的功能 (4) 第2节系统主要硬件电路设计 (5) 2.1 系统结构框图 (5) 2.2 主体控制模块 (5) 2.3 系统硬件的主体实现 (7) 2.3.1 数字信号发生器模块的电路设计与实现 (7) 2.3.2 主控系统模块的电路设计与实现 (8) 2.3.3 LED显示模块的电路设计与实现 (10) 2.3.4 硬件的抗干扰措施 (12) 第3节系统软件设计 (13) 3.1 系统软件流程 (13) 3.2 中断服务子程序 (15) 3.3 AT24C04程序设计 (15) 第4节结束语 (19) 参考文献 (20)
基于单片机的简易逻辑分析仪 第1节引言 信息时代是数字化的时代，数字技术的高速发展，出现了以高性能计算机为核心的数字通信、数字测量的数字系统。在研究这些数字系统产品的应用性能的同时也必须研究在设计、生产和维修他们的过程中，如何验证数字电路设计的合理性、如何协调硬件及其驱动应用软件的工作、如何测量其技术指标以及如何评价其性能。逻辑分析仪的出现，为解决这些问题提供了可能。 随着数字系统复杂程序的增加，尤其是微处理器的高速发展，用示波器测试己显得有些无能为力。1973年在美国应运而生的逻辑分析仪(Logic Analyzer)，能满足数字域测试的各种要求。它属于总线分析仪一类的数据域测试仪器*主要用于查找总线(或多线)相关故障．同时对于数据有很强的选择能力和跟踪能力，因此，逻辑分析汉在数字系统的测试中获得了广泛的应用。 逻辑分析仪（Logic Analyzer）是以逻辑信号为分析对象的测量仪器。是一种数据域仪器，其作用相当于时域测量中的示波器。正如在模拟电路错误分析中需要示波器一样，在数字电路故障分析中也需要一种仪器，它适应了数字化技术的要求，是数字、逻辑电路、仪器、设备的设计、分析及故障诊断工作中不可按少的工具。在测试数字电路、研制和维修电子计算机、微处理器以及各种集成化数字仪表和装置中具有广泛的用途；还是数字系统设计、侦错、软件开发和仿真的必备仪器；作为硬件设计中必不可少的检测工具，还可将其引入实验教学中，建立直观感性的印象，提升学生的硬件设计能力，可以全面提高教学质量；随着科技的发展，LA在多通道、大存储量、高采样速率、多触发功能方面得到更快的发展，在航天、军事、通信等数字系统领域得到越来越广泛的应用。 我们从上面可以看出逻辑分析仪在各个领域的广泛应用。那么我们在学习、应用的同时设计并制作一个简易的逻辑分析仪就显的意义重大了，这样这个过程既可以让我们更加深入理解其原理，又可以提高动手设计并制作整个系统电路的能力，还可以将其作为简易仪器应用于以后的实验中。 1.1系统概述 因在本节中，我们将对简易逻辑分析仪的应用进行分析。给出它的特点，能实现的功能以及系统的简单操作 1.1.1 系统的特点 逻辑分析仪也称逻辑示波器，它是用来分析数字系统逻辑关系的一种仪器。逻辑
简易逻辑分析仪
安阳工学院电子信息与电气工程学院 《EDA技术》课程大作业 题目：简易逻辑分析仪 班级： 2011级电子信息工程一班 评分标准： 1、题目难易度。 10% 2、设计和结论正确，分析清晰合理。 40% 3、大作业报告阐述清晰，格式规范。 20% 4、陈述清晰，回答问题正确。 30% 大作业成绩 总成绩=T+J*40%+(J+J*(X-1/N))*30% T为回答问题成绩，J为教师成绩，X为学生自评分值，N为小组人数
简易逻辑分析仪 1. 设计任务 逻辑分析仪可以将数字系统中的脉冲信号、逻辑控制信号、总线数据甚至毛刺脉冲都能同步高速的采集进该仪中的高速RAM中暂存，以备显示和分析。我们所设计的简易逻辑分析仪是一个8通道的逻辑数据采集电路，它可以将输入到RAM中的计数结果通过输出线完整地按地址输出出来，其中CLK(时钟信号)，CLK_EN(时钟使能信号)，CLR(清零端)，WREN(写入允许控制)和DIN（7..0）（写入允许控制），OUTPUT(八位数据输出)。预期可以将输入到简易逻辑分析仪中的数据可以完整的读取出来。 2.设计方案 我们所设计的简易逻辑分析仪主要有三个功能模块构成：一个8位LMP_RAM0，存储1024个字节，有十根地址线；一个十位计数器LMP_COUNTER和一个锁存器74244。设计思路框图如下图一： 图一设计思路框图 3. 方案实施 3.1、LPM计数器模块的设计 首先打开一个原理图编辑窗，存盘取名为 eda1,然后建成工程，在进入本工程的原理图,单击Mega Wizard Plug-In Manger 管理器按钮，然后进入如图二所示的窗口,选择LPM-COUNTER模块，再选择CycloneⅢ和VHDL;文件名为CONT10B。
数电实验报告 实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信 号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之） 五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。
简易逻辑分析仪
简易逻辑分析仪 摘要 本系统基于逻辑分析仪原理，以AT89C系列单片机为核心，设计制作完成了简易逻辑分析仪。本系统主要由数字信号发生器模块、采集存储和示波器显示模块、人机交互模块三部分组成。基于题目要求，本系统对触发方式、信号采集存储、示波器显示波形和时间标志线、友好的人机界面等功能进行了重点设计。经测试，各项指标均满足基本部分和发挥部分的要求，并且有些指标超出题目要求。 关键字：逻辑分析仪；单片机；液晶 Abstract： Keywords: Signal Oscilloscope;MCU;LCM 1、 总体方案设计 1. 方案比较和选择 方案一：纯FPGA/CPLD（可带IP核）或FPGA/CPLD与单片机结合方式。即由FPGA/CPLD产生数字序列信号，判断单、三级触发信号，设定门限电压，采集、存储、显示被测信号；由IP核实现人机交互及信号测量分析等功能；或由单片机完成IP核实现的功能。此方案优点是速度快、精度高。缺点是软硬件复杂、调试困难、程序不易控制、性价比极低；而且体现不出本方案的优势。 方案二：纯单片机方式。即由多片单片机分别完成数字序列发生器，判断触发信号、数据采集、存储、显示，人机交互、门限电压设定
等功能。优点是操作方便、软件结构清晰、控制灵活、调试容易、性价比较高。本系统对速度的要求不是很高，所以单片机完全能够胜任。 2. 系统设计方案 本系统以三片单片机AT89C51为核心，将设计任务分解为数字信号发生器模块、采集存储和示波器显示模块、人机交互模块三部分。其中核心和关键部分是采集存储和示波器显示模块，另外两个模块起辅助作用。总体系统框图如图1所示。 图1 2、 电路设计与分析 1.可预置的8路数字信号发生器 本模块用于产生8路可预置的重复循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz。输出数字信号如图2示例所示。
简易逻辑分析仪
简易逻辑分析仪 一、方案论证及选择 1、系统总体框图如下： 整个系统由信号发生器部分、信号调理部分、ARM软件控制部分以及输出显示部分组成。 2、数字信号发生器模块 方案一：采用555定时器和可预置移位寄存器。用两片74LS194A接成8位可预置循环移位寄存器，方波发生器提供一时钟信号给移位寄存器，预置数用8个按键接入（即循环序列），此方案简单可靠。 方案二：用PC 通过软件编程可以从并行口输出信号波形，不需要硬件电路，且设计灵活，但是不适合电子设计竞赛，并且PC体积大，携带不方便。 方案三：采用中规模FPGA，使用VHDL语言设计移位寄存器。此方案可以实现精确定时产生信号，且信号频率可调，体积小, 但其显示电路占用资源多，这样设计出来的电路系统将大且复杂。 方案四：采用一片AT89C2051单片产生波形序列。用单片机产生数字信号，设计简单，设置灵活，频率调节方便。 综合分析上述各方案，比较其优缺点，本系统有其固定的频率要求，故选用最简单的方案一。 3、门限电压分级部分 方案一、采用单片机软件控制分级输出不同的电压值，给到比较器的反相端。该方案简单、且输出电压精确。 方案二、用单片机产生一路PWM波，再经过两级RC低通滤波可得到直流电压，通过控制PWM波的占空比来改变电压值，达到分级效果。该方案RC滤波得到的电压不稳定，且有纹波。
方案三、直流电源供5V电压，采用电阻、电位器进行一级一级的分压，以实现分级效果。该方案电路复杂，且电位器调节比较难。 方案四、采用数字式电位器，由单片机结合相应的外围电路进行控制，以实现分压。采用程控方式，得到的电压精确且稳定。 鉴于本系统软件程序较多，ARM内部仅两个DA，故选择方案四以避免使用单片机内部DA。 二、硬件部分单元电路 1、数字信号发生器电路 该部分采用了555定时器产生一定频率的时钟信号，通过改变滑动变阻器阻值可实现频率在一定范围内可变，定时器后接一个非门以增强后级驱动能力。定时器产生的方波信号作为双向移位寄存器74LS194的输入时钟，利用74LS194的两个控制端（S0，S1）来产生八路可预置的循环移位逻辑信号序列。当按键SW2按下时，74LS194将按键的逻辑状态输入移位寄存器，送入移位寄存器的这组数值便在时钟的控制下循环移位。 2、信号调理部分 由移位寄存器产生的逻辑信号经过电压比较器LM339，与一可调门限电压进行比较，并输出TTL逻辑电平。这些电平信号输入到单片机与用户自己设置的触发状态字进行比较进而输出题目要求采集的信号。由于LM339输出的信号电平为5V，而单片机可承受的电压最大为3.3V，故需在LM339后进行光耦隔离以防止外部设备给过大的电流给单片机，同时也达到降压的效果。
组合逻辑电路实验报告.docx
篇一：培养基的制备与灭菌实验报告 陕西师范大学远程教育学院 生物学实验报告 报告题目培养基的制备与灭菌 姓名刘伟 学号 专业生物科学 批次/层次 指导教师 学习中心培养基的制备与灭菌 一、目的要求 1.掌握微生物实验室常用玻璃器皿的清洗及包扎方法。 2.掌握培养基的配置原则和方法。 3.掌握高压蒸汽灭菌的操作方法和注意事项。 二、基本原理 牛肉膏蛋白胨培养基： 是一种应用最广泛和最普通的细菌基础培养基，有时又称为普通培养基。由于这种培养基中含有一 般细胞生长繁殖所需要的最基本的营养物质，所以可供细菌生长繁殖之用。 高压蒸汽灭菌： 主要是通过升温使蛋白质变性从而达到杀死微生物的效果。将灭菌的物品放在一个密闭和加压的灭 菌锅内，通过加热，使灭菌锅内水沸腾而产生蒸汽。待蒸汽将锅内冷空气从排气阀中趋尽，关闭排 气阀继续加热。此时蒸汽不溢出，压力增大，沸点升高，获得高于100℃的温度导致菌体蛋白凝固 变性，而达到灭菌的目的。 三、实验材料 1.药品：牛肉膏、蛋白胨、nacl、琼脂、1mol/l的naoh和hcl溶液。 2.仪器及玻璃器皿：天平、高压蒸汽灭菌锅、移液管、试管、烧杯、量筒、三 角瓶、培养皿、玻璃漏斗等。 3.其他物品：药匙、称量纸、ph试纸、记号笔、棉花等。 四、操作步骤 （一）玻璃器皿的洗涤和包装 1．玻璃器皿的洗涤 玻璃器皿在使用前必须洗刷干净。将三角瓶、试管、培养皿、量筒等浸入含有洗涤剂的水中．用毛 刷刷洗，然后用自来水及蒸馏水冲净。移液管先用含有洗涤剂的水浸泡，再用自来水及蒸馏水冲洗。洗刷干净的玻璃器皿置于烘箱中烘干后备用。 2．灭菌前玻璃器皿的包装 （1）培养皿的包扎：培养皿由一盖一底组成一套，可用报纸将几套培养皿包
逻辑分析仪(萧奋洛)
简易逻辑分析仪 作者：萧奋洛王元祥杨志专（华中科技大学）编号：1-59 赛前辅导教师：黄瑞光文稿整理辅导教师：肖看 摘要 本简易逻辑分析仪主要由数据信号发生器、程控逻辑门限设定、数据采集、触发控制、数据处理、波形存储、示波器显示控制和操作面板等功能模块组成。本逻辑分析仪以单片机AT89C55和FPGA（ACEX1K50）为控制核心,除了实现题目要求的全部功能以外，还采用240×128点阵型液晶实现波形显示和全程菜单操作，采用红外键盘实现全数字控制，使得系统智能化和人性化。此外，本系统还提供掉电保存和时钟显示等功能，使得系统更加实用。在软件方面，本系统以多机通信为基础，让多个处理器协调工作，使得系统稳定可靠。 一总体方案论证与设计 1 方案比较与选择 方案一：采用单片机作为系统控制核心。这种方案要求单片机除了完成基本处理分析以外，还需要完成8路TTL数据的采集与普通模拟示波器的显示控制。单片机虽然具备灵活的控制方式，但受工作速率的影响，可能会使示波器显示屏幕抖动和出现明显的回扫线，难以达到题目的要求。 方案二：采用CPLD/FPGA（或带有IP核的CPLD/FPGA）作为系统控制核心。即用CPLD/FPGA完成信号采集、触发控制与示波器的显示控制，由IP核实现人机交互和信号处理分析。本方案优点在于系统结构紧凑，有很高的工作速率，但是调试过程繁琐，不利于实现友善的用户交互界面。 方案三：采用单片机与FPGA结合的方式。即用单片机作为主处理器，完成人机界面、系统控制和触发控制。用FPGA作为协处理器，完成8路TTL数据的采集与普通模拟示波器的显示控制。这种方案兼顾了上述两种方案的优点，可以在硬、软件的结合上，使设计达到整体优化的效果。因此，我们采用方案三。 2 系统设计方案 本系统以单片机为主处理器，以FPGA为协处理器，其中FPGA主要完成8路TTL数据的采集与普通模拟示波器的显示控制。在系统结构上，我们采用总线方式实现单片机对FPGA的控制流传输，使用双口RAM实现大量高速数据流的交换，使系统非常稳定、可靠。图1给出了本系统的总体框图。
简易逻辑分析仪设计报告3
D7简易逻辑分析仪 摘要 本系统由8位可预置的循环移位数字信号发生器、简易逻辑分析仪两部分组成。 循环移位数字信号发生器由51单片机控制,可以产生8位逻辑信号序列和时钟信号波形,并且逻辑信号序列可以预置。其中一路输出电平可在０～５Ｖ内调节。采用１６×２液晶显示各设置参数，显示直观，设置方便。 在简易逻辑分析仪的设计中，由于要在示波器上显示8路波形，此操作占用大量运算时间，故而采用双单片机协同工作的方式：其中一片单片机作输入控制、数据存储、数据显示及各控制参数设置；另一片单片机控制Ｄ／Ａ转换器输出波形到示波器。两单片机之间采用串行方式进行通信。我们采用XY扫描方式的显示方法。X轴的锯齿波信号由Ｄ／Ａ转换器产生，由于要同时显示8路信号，所以Y轴的信号由被测信号、时标信号和参考电平相加得到，在软件配合下，可以比较方便实现８路信号的稳定显示，同时也可显示时间标志线和触发点位置。 在本设计中，采用插线连接信号发生器和简易逻辑分析仪，连接方式灵活、方便。数据采集有单级、多级（３级）触发方式。信号采集电路中采用门限电压调节电路，可以采集0.1～4.5Ｖ门限的各种逻辑电平，存储深度达到２４Ｂit，示波器可以实现对８路２４Ｂit信号同时显示。时间标志线，触发点等功能完善。达到了基本的设计要求，并对其它的功能进行了较好的完善和扩充。
第一部分：方案论证与比较 由于本题目实际由两个相对独立的部分组成，所以我们对两个部分分别进行分析讨论： 一、数字信号发生器 根据题目要求，我们考虑可以采用以下几种方案可以采用： 1、方案一：采用555定时器和可预置移位寄存器。用74LS194A接成8位可预置循环移位寄存器，方波发生器提供一时钟信号给移位寄存器，预置数用8个波段开关接入（即循环序列）。此方案简单可靠，但信号频率不易更改，硬件复杂，不易扩展。 2、方案二：采用EPROM固化波形输出，EPROM存储容量大，将各种波形的产生程序固化到EPROM中，一振荡器接一8位的计数器送EPROM 8位数据输出，8位计数器需要3位地址线再加上8位选择开关切换不同波形显示，这样就有11位地址线可寻址2K空间。尽管此种方法可产生较好的波形，但使用时不够灵活，只有固定的几种波形。 3、方案三：用PC 通过软件编程可以从并行口输出信号波形，不需要硬件电路，且设计灵活，但是不适合电子设计竞赛，并且PC体积大，携带不方便。 4、方案四：采用中规模FPGA，使用VHDL语言设计移位寄存器。此方案可以实现精确定时产生信号，且信号频率可调，体积小, 但其显示电路占用资源多，这样设计出来的电路系统将大且复杂。 5、方案五：采用一片89C51单片产生波形序列。用单片机产生数字信号，设计简单，设置灵活，频率调节方便，并且易扩展其他功能，有它独到之处！ 综合分析上述各方案，比较其优缺点，包括灵活性、可靠性、可扩展性和易操作性，所以选用方案五。 二、简易逻辑分析仪 我们先对题目要求进行简单分析： 要实现本题目的基本要求，主要实现数据采集存储和控制示波器显示的功能。其中数据采集功能要求可采集8路信号，采集深度20位（我们的方案选择24位），数据量为24×8=24bytes,对于一般的单片机系统很容易实现。 对于显示功能，要求用示波器显示清晰稳定的8路数字波形，再包括额外的时间标线和触发点的显示，则共需要９个通道。对于示波器来说，为了显示的波形清晰稳定，一般要求扫描的刷新频率ｆ＞25Hz。每显示一路信号，需要沿X轴扫描24个位，设定每个位需要显示10个点，则显示一个通道需要24×10个点。 同时显示9通道的数字波形，则共显示24×9=216个位，216×10个点。由此可知，扫描一个点所需的时间为：1秒/（25祯*24位*9通道*10点）=18.5微秒/点。对于采用12MHz晶振的单片机来说，仅能执行大约15条指令。如果数据采集存储和控制显示功能由同一单片机来实现，处理起来十分困难。即使是24兆的单片，也只能执行30条左右而已。因而若用单MCU来实现，则须用更高性能的单片
逻辑分析仪使用教程
声明: 本文来自 另外，将68013制作逻辑分析仪的原理说明简单整理了一下，大家可以看看，如果想DIY也就不难了。点击此处下载ourdev_578200.pdf(文件大小:203K)(原文件名:逻辑分析仪开发手册.pdf) 前言 一、什么是逻辑分析仪 二、使用介绍 三、安装说明 四、Saleae软件使用方法 五、逻辑分析仪硬件安装 六、使用Saleae分析电视红外遥控器通信协议 七、使用Saleae分析UART通信 八、使用Saleae分析IIC总线通信 九、使用Saleae分析SPI总线通信 十、Saleae逻辑分析仪使用问题和注意事项 https://www.sodocs.net/doc/0e9230228.html,/item.htm?id=6293581805
淘宝地址：https://www.sodocs.net/doc/0e9230228.html,/item.htm?id=6293581805 (原文件名:21.jpg) 前言： 工欲善其事，必先利其器。逻辑分析仪是电子行业不可或缺的工具。但是由于一直以来，逻辑分析仪都属于高端产品，所以价格居高不下。因此我们首先要感谢Cypress公司，提供给我们68013这么好的芯片，感谢俄罗斯毛子哥将这个Saleae逻辑分析仪开源出来，让我们用平民的价格，就可以得到贵族的待遇，获得一款性价比如此之高的逻辑分析仪，可以让我们在进行数字逻辑分析仪的时候，快速查找并且解决许多信号、时序等问题，进一步提高我们处理实际问题的能力。 原本计划，直接将Saleae的英文版本使用手册直接翻译过来提供给大家，我花费半天时间翻译完后，发现外国人写的东西不太符合我们国人的思维习惯，当然，也是由于我的英语水平有限，因此，我根据自己摸索这个Saleae的过程，写了一份个人认为符合中国人习惯的Saleae，提供给大家，希望大家在使用过程中少走弯路，快速掌握使用方法，更快的解决自己实际遇到的问题。 由于个人水平有限，因此在文章撰写的过程中难免存在问题和错误，如果有任何问题，希望大家能够提出来，我会虚心接受并且改进，希望通过我们的交流，给越来越多的人提供更加优秀的资料，共同进步。 一、什么是逻辑分析仪： 逻辑分析仪是一种类似于示波器的波形测试设备，它通过采集指定的信号，并通过图形或者数据统计化的方式展示给开发人员，开发人员通过这些图形化时序信号按照协议来分析硬件或者软件中的错误。逻辑分析仪是设计中不可缺少的设备，通过它，可以迅速定位错误，发现并解决问题，达到事半功倍的效果，尤其在分析时序，比如1wire、I2C、UART、SPI、CAN等数据的时候，应用逻辑分析仪解决问题非常快速。 如果在你的工作中有数字逻辑信号，你就有机会使用逻辑分析仪。因此应选好一种逻辑分析仪，既符合所用的功能，又不太超越所需的功能。用户多半会找一种容易操作的仪器，它在功能控制上操作步骤较少，菜单种类也不多，而且不太复杂。而Saleae就是一种低端的，比较适合大众化的逻辑分析仪，价格便宜，而且常用的逻辑分析功能足够，人机界面人性化，非常适合实用。 以下是一个Saleae分析I2C时序的一个典型例子：从图中我们可以清晰的看到，起始信号start，从地址是0x50的器件中去读取数据，第一个字节是0xc0，第二个字节是0x50，有了逻辑分析仪，我们可以快捷的找出我们的I2C时序读写数据的正确与否，可以很快将问题解决。后边的讲解中，我会详细讲解逻辑分析仪分析红外遥控器，UART时序，I2C 时序的具体方式方法。