如何将altiumdesigner的原理图和PCB转入cadence里

说明：

1）本教程适用于将altiumdesigner的原理图和PCB转入cadence（分别对应captureCIS和allegro）里。对于protel99se，可以将其先导入较新版本的AD里，再转入cadence中。

2）整个过程中使用的软件包括altiumdesignerSummer08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。

3）原理图的转化路线是，从altiumdesigner导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。

4）pcb转化的顺序是，altiumdesigner导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。

1.原理图的导入

1.1选中原理图的项目文件，即.PRJPCB文件，右键-》saveprojecas，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。

1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。

1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。

1.4随后就可以使用新版本的cadence的captureCIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。

2.PCB的导入

由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。

1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。

1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADSProjects文件夹下面。

（安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。）

1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb

文件和.asc文件保存在同一个目录下，即C盘的PADSProjects文件夹下面，否则allegro 转换时会出现pads_in.log找不到的现象。（关于AD的pcb文件导入pads，网上还有一种方法是AD保存为PCB二进制文件，即.PcbDoc文件，再由pads导入.PcbDoc文件。用户可以自行尝试。总之，ad转换成pads似乎较为顺畅）

1.4格式选择PowerPCBV5.0，勾选认为比较的项目。点击“OK”。

1.5随后使用allegro的import-》translator，选择pads，弹出如下的对话框。

其中第一行是指定.asc文件，第三行是指定要转换成的.brd文件。一般而言都是C盘的PADSProjects文件夹内部。第二行只要指定目录，然后在对话框里点保存即可。点击translate，即可完成转换。随后file-》open，打开刚才建立的.brd文件。

如何将altiumdesigner的原理图和PCB转入cence里

如何将a l t i u m d e s i g n e r 的原理图和P C B转入 c e n c e里 标准化管理部编码-[99968T-6889628-J68568-1689N]

说明： 1）本教程适用于将altiumdesigner的原理图和PCB转入cadence（分别对应captureCIS和allegro）里。对于protel99se，可以将其先导入较新版本的AD 里，再转入cadence中。 2）整个过程中使用的软件包括altiumdesignerSummer08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altiumdesigner导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altiumdesigner导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1.原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》saveprojecas，选 择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录 \orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE 的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4随后就可以使用新版本的cadence的captureCIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2.PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2f ile-》import，选中要转换的.pcb文件，打开，保存在C盘的 PADSProjects文件夹下面。（安装PADS9.3三合一完美精简版时会自动在C 盘产生这个文件夹。） 1.3f ile-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话 框。注意要将.pcb文件和.asc文件保存在同一个目录下，即C盘的 PADSProjects文件夹下面，否则allegro转换时会出现pads_in.log找不到的现象。（关于AD的pcb文件导入pads，网上还有一种方法是AD保存为PCB二进制文件，即.PcbDoc文件，再由pads导入.PcbDoc文件。用户可以自行尝试。总之，ad转换成pads似乎较为顺畅） 1.4格式选择PowerPCBV5.0，勾选认为比较的项目。点击“OK”。

OrCAD Capture CIS Cadence原理图绘制

OrCADCaptureCIS(Cadence原理图绘制) 1,打开软件........................................ 2，设置标题栏..................................... 3，创建工程文件................................... 4,设置颜色........................................ 2.制作原理库.......................................... 1,创建元件库...................................... 2，修改元件库位置，新建原理图封库................. 3，原理封装库的操作............................... 3.绘制原理图.......................................... 1.加入元件库，放置元件............................ 2.原理图的操作.................................... 3.browse命令的使用技巧 ........................... 4.元件的替换与更新................................ 4.导出网表............................................ 1.原理图器件序号修改.............................. 2.原理图规则检查.................................. 3.显示DRC错误信息................................ 4.创建网表........................................ 5.生成元件清单(.BOM)..................................

Cadence原理图绘制流程

第一章设计流程 传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。设计人员只需要了解本阶段的基本知识及设计方法即可。但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。 细化并调整以上原理图设计阶段的流 程，并结合我们的实际情况，原理图设计 阶段应该包括如下几个过程： 1、 阅读相关资料和器件手册 在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。 2、 选择器件并开始建库 在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。 3、 确认器件资料并完成详细设计框图 为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。 4、 编写相关文档 这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。 5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。

在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。 6、使用Concept-HDL绘制原理图 7、检查原理图及相关文档确保其一致性。 以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。

AltiumDesigner的同一个工程中有多原理图多PCB工程处理模板

同一个工程，有不止一块的PCB,原理图已经分开设计了，但在导入到PCB时就只能全部导入到同一个PCB文件，莫非只能把不同的PCB与对应的原理图分开到另一工程才能解决？相信这也困扰了不少坛友。 近日在网上找到了解决方法，现整理发上来，让更多的坛友知道这一技巧。 问题： 在用Altium Designer进行PCB工程设计时，有时一个工程里可能不止一块PCB，比如，一个设备里有主板和扩展板或者按键板等等 这时就需要在一个工程里添加多个PCB文件。如图： -」Source Documents 3 Sheetl.SchDoc _J' SheetZ SchDoc PCBI.PcbDoc______________ 亠’ PCB2.PcbDoc 曹 我们知道，在Altium Designer中将原理图导入到PCB是经过在原理图菜单Design->Update PCB Document xxx.PcbDoc,如图： T A_d .< ?' . l_j 訂轻：、ScflCao IP s ■ P ￡?3I：I gfk Repis Wi n.d?ir Help Itpditt FCI FCBILFCIh亡 FCJ FCB2. onrse Li bi ar y.. Add/Rsjwiove Li br ary B 孔Schematic Library I- orr y*?比■?尸寸□百" 4^ 1■

1■

资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。 在进行这样的操作之后，虽然我们选的是某一个PCB文件，可是最后结果是，所有原理图都被导入到了这个选中的PCB文件中，无法实现不同的原理图导入到不同的PCB。 在Altium Designer中，我们能够用Altium Designer设计同步装置把 设计资料从一个区域转到另一个区域，它包括比较工具、ECO以及UPDATER。它能够用于原理图和PCB之间的转换，Altium Desig ner中导入网络表不再是必须的。 1）在原理图环境操作菜单中的Project->Show Differences,显示Choose Documents to Compare对话框： 2）在Choose Documents to Compare 对话框中，按Advaneed Mode

Cadence从原理图到PCB

Cadence从原理图到PCB的流程图： 一．原理图 1．建立工程 2．绘制原理图 3. 生成网络表（Net List）： 在画板的时候需要导入网络表，在这之前可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate;再进行DRC检测。DRC之后可以尝试去生成网络表了，在工程管理界面下，选Tools--Create Netlist， 二．PCB 1. 打开PCB Editor，在弹出的对话框中选择Allegro PCB Design GXL（legacy），然后点击Ok进入PCB编辑器。接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数。 File-new 在弹出的对话框中的Drawing Type选择Board（wizard），然后确定文件名，Browse存盘路径等，最后点Ok进入向导。

注意：板子的路径应该和前面生成网表的路径保持一致。 2．导入网络表 接上一个步骤，将网络表导入到刚建好的PCB中。 在此之前还有一个很重要的工作要做，就是指定PCB封装的路径。点击Setup--User Preferences，在弹出对话框中的Categories中选中Design_paths，分别为padpath和psmpath指定路径，即将PCB元件封装路径添加到padpath和psmpath中，以告知Allegro从指定的路径寻找封装。

元件的PCB封装需要自己做或是直接用别人做好的，封装准备好后往PCB 中导入网络表，点击File--Import--Logic，在Import directory中指定在原理图部分生成的网络表文件路径，其他设置使用默认值即可，点击Import Cadence即可导入网络表。 3.叠层设计，规则设定，布局布线 暂时简单描述下元件的放置，布局，布线，具体的叠层设计，设计规则等后面再详细补充

AltiumDesigner自学电子笔记

第一天 Altium Designer概述 a. （1）电子开发辅助软件的发展； （2）软件安装及破解； （3）软件开发环境； （4）软件功能； （5）preference setting（优先项） b. （1）help文档knowledge center和shortcut keys； （2）基本的窗口操作（移动、合并、split vertical垂直分割、open in new window）；（3）reference designs and exampals； （4）home page；

第二天 电子设计基础知识 a. （1）PCB(Printed Circuit Board)印制电路板设计流程：双面覆铜板下料叠板 数控钻导通孔 检验、去毛刺涮洗 化学镀（导通孔金属化，全板电镀覆铜） 检验涮洗 网印负性电路图形、固化（干膜或湿膜曝光，显影）检验、修版 线路图形电镀 电镀锡（抗腐蚀镍/金） 去印料（感光膜） 刻蚀铜 （退锡） 清洁刷洗 网印阻焊图形（常用热固化绿油） 清洁、干燥 网印标记字符图形、固化 （喷锡） 外形加工 清洗、干燥 电气通断检测 检验包装 成品出厂； （2）EDA设计基本流程： 原理图设计 网络报表的生成 印制板的设计； （3）印制板总体设计的基本流程： 原理图设计 原理图仿真 网络报表的生成 印制板的设计 信完整性分析 文件储存及打印； （4）原理图的一般设计流程： 启动原理图编辑器 设置原理图图纸 设置工作环境

装载元件库 放置元件并布局 原理图布线 原理图的电气检查 网络报表及其他报表的生成 文件储存及打印； （5）PCB设计的一般流程： 启动印制板编辑器 设置工作环境 添加网络报表 设置PCB设计规则 放置原件并布局 印制电路板布线 设计规则检查 各种报表的生成 文件储存及打印； （6）基本概念： 层（Layer）：印制电路板的各铜箔层； 过孔（Via）：为连通各层之间的线路的公共孔； 埋孔（Buriedvias）：中间一层到表面，不穿透整个板子； 盲孔（Blindvias）：只连接中间几层的PCB，在表面无法识别其位置； 丝印层（Overlay）：标志图案代号和文字； 网格填充区（External Plane）：网状铜箔； 填充区（Fill Plane）：完整保留铜箔； SMD封装：表面焊装器件； 焊盘（Pad）； 膜（Mask）：元件面助焊膜，元件面阻焊膜； （7）印制板的基本设计准则 抗干扰设计原则 热设计原则 抗振设计原则 可测试型设计原则 b. （1）抗干扰设计原则 1.电源线的设计：（1）选择合适的电源；（2）尽量加宽电源线；（3）保证电源线、底线走线与数据传输方向一致；（4）使用抗干扰元器件（磁珠、磁环、屏蔽罩、电源滤波器）；（5）电源入口添加去耦电容 2.地线的设计：（1）模拟地与数字地分开；（2）尽量采用单点接地；（3）尽量加宽地线；（4）将敏感电路连接到稳定的接地参考源；（5）对PCB板进行分区设计，把高宽带的噪声电路与低频电路分开；（6）尽量减少接地环路的面积 3.元器件的配置：（1）不要有过长的平行信号线；（2）保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近，同时远离其他低频器件；（3）元器件应围绕核心器件进行配置，尽量减少引线长度；（4）对PCB板按频率和开关特性进行分区布局，保证噪声元器件和非噪声元器件的距离；（5）考虑PCB板在机箱中位置和方向（放出热量高的

于博士Cadence视频教程原理图设计pdf

Cadence SPB 15.7 快速入门视频教程 的SPB 16.2版本 第01讲 - 第15讲：OrCAD Capture CIS原理图创建 第16讲 - 第26讲：Cadence Allegro PCB创建封装 第27讲 - 第36讲：Cadence Allegro PCB创建电路板和元器件布局 第37讲 - 第46讲：Cadence Allegro PCB设置布线规则 第47讲 - 第56讲：Cadence Allegro PCB布线 第57讲 - 第60讲：Cadence Allegro PCB后处理、制作光绘文件 第1讲 课程介绍，学习方法，了解CADENCE软件 1．要开发的工程 本教程以下面的例子来开始原理图设计和PCB布线 2．教程内容

3．软件介绍 Design Entry CIS：板级原理图工具 Design Entry HDL：设计芯片的原理图工具，板级设计不用 Layout Plus：OrCAD自带的PCB布线工具，功能不如PCB Editor强大 Layout Plus SmartRoute Calibrate：OrCAD自带的PCB布线工具，功能不如PCB Editor强大PCB Editor：Cadence 的PCB布线工具 PCB Librarian：Cadence 的PCB封装制作工具 PCB Router：Cadence 的自动布线器 PCB SI：Cadence 的PCB信号完整性信号仿真的工具 SigXplorer：Cadence 的PCB信号完整性信号仿真的工具 4．软件列表

5．开始学习Design Entry CIS 启动：Start/Cadence SPB 16.2/Design Entry CIS 启动后，显示下图： 里面有很多选项，应该是对应不同的License 本教程使用：OrCAD Capture CIS 我个人认为：Allegro PCB Design CIS XL是所有可选程序中，功能最强大的，但不知道，强在哪里；而且本教程的原理图文件可以使用上表中不同的程序打开 6．选择OrCAD Capture CIS，启动后显示下图

altiumdesigner原理图元器件库详细说明

Altium Designer原理图元器件库详细说明 altium desinger 原理图元器件库详细说明 包括电阻、电容、二极管、三极管和PCB的连接器符号 包括虚拟仪器和有源器件 包括二极管和整流桥 包括LCD、LED 包括三极管 包括场效应管 包括模拟元器件 VALVES .LIB 包括电子管 包括电源调节器、运放和数据采样IC 包括电容 包括 4000系列 包括ECL10000系列 包括通用微处理器 包括运算放大器 包括电阻 FAIRCHLD .LIB 包括FAIRCHLD 半导体公司的分立器件 包括 LINTEC公司的运算放大器 包括国家半导体公司的数字采样器件 包括国家半导体公司的运算放大器 包括TECOOR公司的 SCR 和TRIAC 包括德州仪器公司的运算放大器和比较器ZETEX .LIB 包括ZETEX 公司的分立器件也许部分因版本回有所不同，这是 PROTEUS 的版本。 如何删除左边元件列表中的元件 点edit 中的Tidy可以删去所有你没用到的零件，但如果想只删其中指定的零件，似乎Proteus没有这个功能。 在器件箱中删除任意元件的方法： 1.先在图纸中右键删除你在器件箱中指定的元件。 2.选中编辑(Edit)--整理选项(Tidy)--确定。 3.整理选项(Tidy)可以删除图纸上没有物理连接和在图纸工作区域以外的所有元件。 教你如何自己做模版 点击此处下载(文件大小:628K) 怎样可以看见电路中的电流流动

菜单\System\Set Animation Options\Show Wire Current with Arrows 后面打勾 怎样看高低电平 在元件脚上有一个正方形的小点，红色为高电平，蓝色为低电平 元件库元件名称及中英对照 AND 与门 ANTENNA 天线 BATTERY 直流电源 BELL 铃,钟 BVC 同轴电缆接插件 BRIDEG 1 整流桥(二极管) BRIDEG 2 整流桥(集成块) BUFFER 缓冲器 BUZZER 蜂鸣器 CAP 电容 CAPACITOR 电容 CAPACITOR POL 有极性电容 CAPVAR 可调电容 CIRCUIT BREAKER 熔断丝 COAX 同轴电缆 CON 插口 CRYSTAL 晶体整荡器 DB 并行插口 DIODE 二极管 DIODE SCHOTTKY 稳压二极管 DIODE VARACTOR 变容二极管 DPY_3-SEG 3段LED DPY_7-SEG 7段LED DPY_7-SEG_DP 7段LED(带小数点) ELECTRO 电解电容 FUSE 熔断器 INDUCTOR 电感 INDUCTOR IRON 带铁芯电感 INDUCTOR3 可调电感 JFET N N沟道场效应管 JFET P P沟道场效应管 LAMP 灯泡 LAMP NEDN 起辉器 LED 发光二极管 METER 仪表 MICROPHONE 麦克风 MOSFET MOS管

Cadence 原理图库设计

Cadence原理图库设计 一.工具及库文件目录结构 Cadence提供Part Developer库开发工具供大家建原理图库使用。 Cadence 的元件库必具备如下文件目录结构为： Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table) Sym_1:存放元件符号 Entity:存放元件端口的高层语言描述 Chips:存放元件的物理封装说明和属性 Part-table:存放元件的附加属性，用于构造企业特定部件 我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库，但通过以下几个步骤来创建元件库则更直观可靠一些。 二.定义逻辑管脚 在打开或新建的Project Manager中，如图示，打开Part Developer。 然后出现如下画面， 点击Create New,下图新菜单中提示大家选择库路径，新建库元件名称及器件类型。

点击ok后，Part Developer首先让大家输入元件的逻辑管脚。一个原理图符号可以有标量管脚和矢量管脚。 标量管脚在符号中有确定位置，便于检查信号与管脚的对应，但矢量管脚却可使原理图更简洁，适用于多位 总线管脚。 点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式（A1; 1A; 1A1）进行选择,一但选定，编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。 管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。 按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效，点击ADD即可加入新的管脚。 (注：不论是标量或矢量管脚，均可采用集体输入，如在Pin Names栏可输入A1-A8, 1C-16C)

CADENCE从原理图到PCB步骤(精)

CADENCE从原理图到PCB步骤 一．原理图 1．建立工程 与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序-- Allegro SPB 15.5--Design Entry CIS，在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture，点击Ok进入Capture CIS。接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。2．绘制原理图 新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。点击上侧工具栏的Project manager（文件夹树图标）进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。 1）修改原理图纸张大小： 双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size 中可以选择单位、大小等； 2）添加原理图库： File--New--Library，可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save，改名存盘； 3）添加新元件： 常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。右键单击刚才新建的olb库文件，选New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。 4）生成网络表（Net List）： 在画板的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是查缺补漏。可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate （注解），在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置即可。进行DRC检测也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的设计错误。DRC之后可以尝试去生成网络表了，还是在工程管理界面下，选Tools--Create Netlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的过程中如果出错，可以通Windows--Session Log查看出错的原因，比如说有元器件忘了添加封装等。 5）更新元件到原理图： 当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有100个或更多该元件岂不是要疯了），在工程管理界面下，双击Design Cache文件夹，选中刚才修改的元件，右键单击选择Update Cache，一路yes下去即可将原理图中该元件全部更新。 6）一些细节： 画原理图时的放大和缩小分别是按键“i”（Zoom In）和“o”（Zoom Out）和Protel有所区别；在创建元件封装的时候，除了GND可以同名以外，不能有其他同名的管脚，否者报错，不过貌似报错也没有影响，因为打开OrCAD自带的元件库时（比如Xilinx的FPGA），也有除GND外的同名管脚；添加网络标号的快捷键是“n”，不过在OrCAD中网络标号无法复制，记得Protel中是可以通过复制已有的网络标号来添加新的网络标号的。

最新AltiumDesigner绘制电路原理图汇总

A l t i u m D e s i g n e r绘 制电路原理图

Altium Designer绘制电路原理图 时间:2011-08-28 22:19来源:作者:点击: 513 次 ?第3章绘制电路原理图 o 3.1 元件库操作 ? 3.1.1 元件库的加载与卸载 ? 3.1.2 查找元器件 o 3.2 元器件操作 ? 3.2.1 放置元器件 ? 3.2.2 编辑元件属性 ? 3.2.3 元件的选取 ? 3.2.4 元件剪切板操作 ? 3.2.5 撤销与重做 ? 3.2.6 元件的移动与旋转 ? 3.2.7 元件的排列 o 3.3 电气连接 ? 3.3.1 绘制导线 ? 3.3.2 导线的属性与编辑 ? 3.3.3 放置节点 ? 3.3.4 绘制总线 ? 3.3.5 放置网络标号 ? 3.3.6 放置电源和地 o 3.4 放置非电气对象 ? 3.4.1 绘制图形 ? 3.4.2 放置字符串 ? 3.4.3 放置文本框 ? 3.4.4 放置注释 o 3.5 放置指示符 ? 3.5.1 放置忽略错误规则检查 ? 3.5.2 放置编译屏蔽 ? 3.5.3 放置PCB布局 第3章绘制电路原理图 通过上一章的学习，相信读者对Altium Designer 7.0的原理图编辑环境有了深刻的了解，本章将以一个51单片机工作系统为总体脉络详细介绍Altium Designer 7.0原理图的编辑操作和技巧，该单片机系统以Philips公司的 P89C51RC2HBP单片机为核心实现一个实时时钟数码管显示的功能，并能够通过RS232串口与上位机通信。请读者打开附带光盘中的“源文件MCU51.PrjPCB”

如何将altium designer的原理图和PCB转入cadence里

说明： 1）本教程适用于将altium designer的原理图和PCB转入cadence（分别对应capture CIS和allegro）里。对于protel 99se，可以将其先导入较新版本的AD里，再转入cadence中。 2）整个过程中使用的软件包括altium designer Summer 08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altium designer导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altium designer导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1. 原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》save projec as，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4 随后就可以使用新版本的cadence的capture CIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2. PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADS Projects文件夹下面。 （安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。） 1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb 文件和.asc文件保存在同一个目录下，即C盘的PADS Projects文件夹下面，否则allegro

AltiumDesigner使用教程

设计并生成PCB 根据WEBENCH生成的电源原理图，就可以在AltiumDesigner中画出设计电路的原理图和PCB图。 1.Ultra Librarian的安装和使用 1)在TI官网下载并安装Ultral Librarian 2)在TI官网找到要使用的芯片，在“符号和封装”项目下点击下载CAD文件（后缀为.bxl）， 如下图所示： 3)打开Ultral Librarian软件，首先点击“Load Data”装载刚刚下载.bxl文件，在选择“Select Tools”中的“Altium Designer”，最后点击“Export to Selected Tools”。如下图所示： 4)随后会生成一个.txt文档，如下图所示。其中红色方框表示生成的PCB库和原理图所在 位置。 5)打开红色方框中的路径，里面有一个“UL_import.PrjSrc”，用AltiumDesigner打开，如 下图所示。 6)双击图中的1，在点击图中的2，会出现以下界面： 7)选择生成Ultral Librarian生成的文件夹中的“.txt”文件，然后点击“Start Import”那么就生 成了所需芯片的封装和原理图的库，只要在原件库中安装即可使用。如下图所示： 注意：这里生成的PCB库和原理图库首次打开可能会没有，解决的方法是先关闭然后再打开就可以了。 2.设计电路原理图 1)打开AD软件，依次选择：文件->新建（new）->工程（project）->PCB工程，在建立工 程之后一定要保存工程。如下图所示： 2)在新建的PCB项目下创建原理图项目（Schematic）。 3)在库中选择相应的原件，拖入原理图，如下图所示： 4)利用工具条中的放置线、电源、地等工具连接电路原件，完成的原理图如下图所示： 5)最后保存生成的原理图。 3.设计PCB图 1)为原理图中所有的原件选择封装。双击原件，在Footprint选项中就可以选择封装，并 保存，如下图所示： 2)对选择封装之后的电路图进行电气检查，图下图所示： 3)电气检查没有错误之后，为工程添加PCB项目并保存，如下图所示： 4)右键项目，点击“Compile PCB Project PCB PCB_Project1.prjPCB”，如下图所示： 5)打开之前建立的PCB项目，点击“设计”选项中的“Update Schematics in PCB_Project1.PrjPCB”。如下图所示：

Cadence原理图设计简介

原理图设计简介 本文简要介绍了原理图的设计过程，希望能对初学者有所帮助。 一．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。 所用的文件库 信息。 Design directory 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图： cadence 将会以你所填入的project name 如：myproject 给project file 和design library 分别命

名为myproject.cpm和myproject.lib 点击下一步 Available Library：列出所有可选择的库。包括cadence自带库等。Project Library：个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步

点击Finish完成对设计目录的配置。 为统一原理图库，所有共享的原理图库统一放在CDMA硬件讨论园地----PCB设计专栏内。 其中：libcdma 目录为IS95项目所用的器件库。 libcdma1目录为IS95项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下， 即：D：\libcdma , D：\libcdma1 ... * 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击Setup 点击Edit 编辑cds.lib文件。添入以下语句: define libcdma d:\libcdma define libcdma1 d:\libcdma1 则库libcdma , libcdma1被加入Availiable Library 项内。如下图：

cadence原理图设计规范

原理图设计规范 理念: 设计好一份规范的原理图对设计好PCB/跟机/做客户资料具有指导性意义,是做好一款产品的基础。 一、标准图框图幅 根据实际需要，我公司常用图幅为A2、A3、A4，并有标准格式的图框。其中每一图幅可根据方向分为Landscape（纵向）及Portrait（横向）。在选用图纸时，应能准确清晰的表达区域电路的完整功能。 二、电路布局 原理图的作用是表示电路连接关系，因此需要注意电路结构的易读性。一般可将电路按照功能划分成几个部分，并按照信号流程将各部分合理布局。连线时，需注意避免线条的不必要交叉，以免难于辨识。具体要求如下： 1. 各功能块布局要合理, 整份原理图需布局均衡. 避免有些地方很挤,而有些 地方又很松, PCB 设计同等道理. 2. 尽量将各功能部分模块化(如功放,RADIO, E.VOL, SUB-WOOFER 等),以便于同 类机型资源共享, 各功能模块界线需清晰. 3. 接插口(如电源/喇叭插座, AUX IN, RCA OUTPUT, KB/CD SERVO 接口等)尽 量分布在图纸的四周围, 示意出实际接口外形及每一接脚的功能. 4. 可调元件(如电位器), 切换开关等对应的功能需标识清楚. 5. 滤波器件(如高/低频滤波电容,电感)需置于作用部位的就近处. 6. 重要的控制或信号线需标明流向及用文字标明功能. 7. CPU 为整机的控制中心, 接口线最多. 故CPU周边需留多一些空间进行布线 及相关标注,而不致于显得过分拥挤. 8. CPU 的设置管脚(如AREA1/AREA2, CLOCK1/CLOCK2等)需于旁边做一表格进 行对应设置的说明. 9. 重要器件(如接插座,IC, TUNER 等)外框用粗体线(统一 0.5mm). 10. 元件标号照公司要求按功能块进行标识. 11. 元件参数/数值务求准确标识. 特别留意功率电阻一定需标明功率值, 高耐 压的滤波电容需标明耐压值. 12. 每张原理图都需有公司的标准图框,并标明对应图纸的功能,文件名,制图人 名/审核人名, 日期, 版本号.

Cadence-原理图批量修改元器件属性

一、导出BOM 前提条件：对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。最简单的方式是通过Tool→Annotate重新进行编排，保证不会出错。 步骤1，选中所在的工程设计，如下图 步骤2，点击Tools→Bill of Meterials

步骤3：选中“Place each part entry on a separate line”，并且在header和Combined propert string 中输入你所想要导出的参数，其中必须选择”Reference”，这个是器件的位号，属于唯一值，后面有大用。 至此，BOM已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改BOM的内容 步骤1：打开BOM，刚打开的BOM应该是长得跟下面差不多

应该是这样。 这个演示只是装简单地添加了一个叫做Mount的属性，用于表明这个器件要不要焊接

修改完成后，如下图所示： 三、生成upd文件。 Cadence Capture CIS能够从UPD文件中自动更新器件的属性。所以一个很重要的步骤就是生成UPD文件。 UPD文件格式的基本样子是这样子的： "{Part Reference}" "TOL" "R1" "10%" "U1" "/IGNORE/" 步骤1：添加分号。方便起见将工作簿修改一下名字，同时增加两个新的工作页。如下图

步骤2：在sheet2的A1格中输入="$"&sheet1!A1&"$" 。如下图所示。这样做的目录是将sheet1的A1格的内容前后各加一个$号。其实添加$号也不是最终目的，只是这样操作比较简单

AltiumDesigner绘制电路原理图

AltiumDesigner绘制电路原理图 图3- 72用公共导线连接总线入口 图3- 73总线进入的四种状态 图3- 74总线入口属性设置 网络号的放置:网络号的放置对于总线系统是必要的。没有网络号的总线没有实际的电气意义。两端连接到总线的设备数量相同的引脚将具有电气连接。因为总线系统通常用来表示芯片的地址总线和数据总线，所以连接到总线的导线通常称为AD0~AD8等。当放置第一个网络标签时，按[Tab]键将网络名称更改为AD0，则以后放置的网络名称的标签将自动增加。下一节将详细解释网络标签的放置和设置。 3.3.5公共汽车入口处的公共电线连接放置网络标签 网络标签的应用在上一节的总线放置过程中已经提到。事实上，网络标签的应用远非如此。网络标签是一种无线线路，具有相同网络标签的电气节点以电气关系连接在一起。无论它们之间是否存在实际的导线连接，对于复杂的电路设计来说，用导线将各种具有电连接的节点连接起来是不容易的，这常常使得电路难以读取，而网络标签正好可以解决这个问题。执行[广场]菜单中的[网络标签]命令或单击工具栏上的 按按钮输入网络徽标。 号码放置状态。此时，鼠标将变成一个白色的“x”形光标，并附有网络标签。如果网络标签中有数字，网络标签中的数字会在每次放置时自动增加。将光标移动到导线上，当光标抓住导线时，它将变成与网

络标签相同的“x”形。此时，单击鼠标左键以成功放置网络标签。同时，导线的网络名称也将被重命名为网络标签名称。在Altium Designer的电路设计中，每个实际的电气连接都属于一个网络，并有一个网络名称。当鼠标在线路上停留一段时间后，系统会自动提示该线路所属的网络名称，如图3-76的左图所示。网络:网络C3_1意味着网络连接到电容器C3的第一个引脚。当放置名为AD1的网络标签时，网络的网络名称变为AD1。 图3- 75网络标签的放置 图3- 76线网名称的变化 图3- 77网络标签放置前放置网络标签后的网络标签属性设置 网络标签最重要的属性是它所属网络的网络名称。按[选项卡]键或双击放置的网络标签，弹出网络标签属性设置对话框，如图3-77所示。您可以在[网络]文本框中填写网络标签的名称，或者下拉文本框以选择现有网络标签的名称，使其属于同一网络。此外，还可以设置网络标签的颜色、位置、旋转角度和字体，这与前面提到的电线和组件的属性设置一致，因此不再详细描述。3.3.6放置电源和接地 Altium Designer提供特殊的电源和接地符号，统称为电源端口。电源和接地实际上是特殊的网络符号，只提供一种视觉表现。电源和接地符号的网络名称可以更改并连接到任何网络。在[位置]菜单中选择[电源端口]命令，或单击工具栏上的 或者 按钮

如何将altiumdesigner的原理图和PCB转入cadence里

说明： 1）本教程适用于将altiumdesigner的原理图和PCB转入cadence（分别对应captureCIS和allegro）里。对于protel99se，可以将其先导入较新版本的AD里，再转入cadence中。 2）整个过程中使用的软件包括altiumdesignerSummer08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altiumdesigner导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altiumdesigner导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1.原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》saveprojecas，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4随后就可以使用新版本的cadence的captureCIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2.PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADSProjects文件夹下面。 （安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。） 1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb 文件和.asc文件保存在同一个目录下，即C盘的PADSProjects文件夹下面，否则allegro 转换时会出现pads_in.log找不到的现象。（关于AD的pcb文件导入pads，网上还有一种方法是AD保存为PCB二进制文件，即.PcbDoc文件，再由pads导入.PcbDoc文件。用户可以自行尝试。总之，ad转换成pads似乎较为顺畅） 1.4格式选择PowerPCBV5.0，勾选认为比较的项目。点击“OK”。 1.5随后使用allegro的import-》translator，选择pads，弹出如下的对话框。 其中第一行是指定.asc文件，第三行是指定要转换成的.brd文件。一般而言都是C盘的PADSProjects文件夹内部。第二行只要指定目录，然后在对话框里点保存即可。点击translate，即可完成转换。随后file-》open，打开刚才建立的.brd文件。