6.集成电路封装与测试

一、芯片互联技术

1.载带自动焊的分类及结构特点？

答：TAB按其结构和形状可分为

Cu箔单层带：Cu的厚度为35-70um，

Cu-PI双层带

Cu-粘接剂-PI三层带

Cu-PI-Cu双金属

2.载带自动焊的关键技术有哪些？

答：TAB的关键技术主要包括三个部分：

一是芯片凸点的制作技术；

二是TAB载带的制作技术；

三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ）

3.比较各种芯片互联方法的优缺点？

答：（1）：引线键合（WB）特点：焊接灵活方便，焊点强度高，通常可以满足70nm以上芯片的焊区尺寸和节距的需要。

（2）：载带自动焊（TAB）：综合性能比WB高，TAB技术可以作为裸芯片的载体对IC芯片进行老化、筛选、测试，使组装的超大规模

集成电路芯片被确认是好的芯片。这就可以大大提高电子产

品特别是MCM的组装成品率从而大幅度降低电子产品的成

本。

（3）：倒装焊（FCB）：芯片面朝下，将芯片焊区与基板焊区直接相连。在裸芯片上的电极上形成焊料凸点，通过钎焊将芯片以电极面

朝下的倒装方式安装在多层布线板上，由于不需要从芯片向

四周引出I/O端子，可布置更多的端子，互联线的长度大

大缩短，减小了RC延迟，可靠性提高上的电极上形成焊料

凸点，通过钎焊将倒状方式实装在多层布线板上，由于不需

要从芯片向四周引出I/O端子，可布置更多的端子，互联线

的长度大大缩短，减小了RC延迟，可靠性提高

二、插装元器件的封装技术

1．插装元器件的结构特点及应用？

答：结构特点：插装元器件的管脚都带有引线，引脚从封装两侧引出，适合进行插装，封装材料有塑料和陶瓷两种。插装元器件的引脚节距多为 2.54mm，引脚一般在4—64之间。

应用：应用范围包括标准逻辑IC，存贮器LSI，微机电路等。

2．插装元器件与表面贴装元器件主要区别？

答：表面贴装元器件体积小，便于小型化生产，便于减小成品尺寸。

表面贴装管脚引线短，降低了其特性中附加的电感和电容成分，尤其在高频电路中，

表面贴装成本低，便于批量生产，

三、表面组装元器件的封装技术

1.表面组装电阻器主要有哪几类？各有什么特点？

答：可分为矩形片式电阻器,圆柱形片式电阻器。其中矩形片式电阻器的基板由高纯氧化铝做成，电阻材料用镀膜溅射的方法涂与基板表面，用玻璃纯化的方法

形成保护膜，在矩形的两边为可焊端，即引线端。

2.矩形片式电阻由哪几部分组成？各部分的主要作用是什么？

答：基板：基板要具有良好的电绝G8P-1A4P DC12缘性、导热性和机械强度高等特征。一般基板的材科多采用高纯度的(96%) AL203陶瓷。其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。

电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍( Ni)层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。通常，外层电极采用锡一铅(S。-Pb)合金电镀而成。

电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。

保护层：保护层位于电阻膜的外部，主要起保护作用。它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。

3.片式瓷介电容器主要有哪几种类型？各有什么主要特点？

答：片式瓷介电容器：单层的电极烧结构成陶瓷芯片，再外加电极，形成电容器。

多层片式瓷介电容器：由印好电极（内电极）的陶瓷介质膜片以错位的方式叠合起来，经过一次性高温烧结形成陶瓷芯片，再在芯片的两端封上金属层（外电极），从而形成一个类似独石的结构体，故也叫独石电容器。

4.片式钽电解电容和铝电解电容有什么主要特点和主要差别？

答：片式钽电解电容器：是用金属钽做正极，用稀硫酸等配液做负极，用钽表面生成的氧化膜作为介质制成。矩形钽电解电容外壳为有色塑料封装，一端印有深色标志线，为正极，在封面上有电容量的数值及耐压值，一般有醒目的标志，以防用错。

铝电解电容：以金属铝为正极，其表面氧化膜作为介质，电解液作为负极的电容，液体电解质片式铝电解电容器的特点：它是由铝圆筒做负极、里面装有液体电解质，插人一片弯曲的铝带做正极制成。还需经直流电压处理，做正极的片上形成一层氧化膜做介质。其特点是容量大、但是漏电大、稳定性差、有正负极性，适于电源滤波或低频电路中，使用时，正、负极不能接反。

5.片式电感器的类型主要有几种？其结构各有什么特点？

答：片式电感器从制造工艺来分，片式电感器主要有4种类型，即绕线型、叠层型、编织型和薄膜片式电感器。其中，绕线式是传统绕线电感器小型化的产物，叠层式则采用多层印刷技术和叠层生产工艺制作，体积比绕线型片式电感器还要小，是电感元件领域重点开发的产品。片式电感器现状与发展趋势由于微型电感器要达到足够的电感量和品质因数（Q）比较困难，同时由于磁性元件中电路与磁路交织在一起，制作工艺比较复杂，故作为三大基础无源元件之一的电感器片式化，明显滞后于电容器和电阻器。

特点：绕线型

它的特点是电感量范围广（mH～H），电感量精度高，损耗小（即Q大），容许电流大、制作工艺继承性强、简单、成本低等，但不足之处是在进一步小型化方面受到限制。陶瓷为芯的绕线型片电感器在这样高的频率能够保持稳定的电感量和相当高的Q值，因而在高频回路中占据一席之地。

NLC型适用于电源电路，额定电流可达300mA；NLV型为高Q值，环保（再造塑料），可与NL互换；NLFC 有磁屏，适用于电源线。

叠层型：

它具有良好的磁屏蔽性、烧结密度高、机械强度好。不足之处是合格率低、成本高、电感量较小、Q值低。

它与绕线片式电感器相比有诸多优点：尺寸小，有利于电路的小型化，磁路封闭，不会干扰周围的元器件，也不会受临近元器件的干扰，有利于元器件的高密度安装；一体化结构，可靠性高；耐热性、可焊性好；形状规整，适合于自动化表面安装生产。

薄膜片式：

具有在微波频段保持高Q、高精度、高稳定性和小体积的特性。其内电极集中于同一层面，磁场分布集中，能确保装贴后的器件参数变化不大，在100MHz 以上呈现良好的频率特性。

编织型：

特点是在1MHz下的单位体积电感量比其它片式电感器大、体积小、容易安装在基片上。用作功率处理的微型磁性元件。

6.其它表面组装元件主要是指哪些元件？这些元件各有什么特点？分别用在

哪些场合？

答：磁珠，二极管。

磁珠特点：是由铁氧体材料和导体线圈组成的叠层型独石结构，因在高温下烧结而成，因而致密性好、可靠性高。

磁珠应用场合：广泛应用于开关电源、遥控玩具、传真机、激光打印机及电子钟表等通讯和消费类电子领域。磁珠是EMC设计中常使用的元件，在EMC对策中占重要位置。

二极管特点：有单向导电性，片式封装，贴片焊接

二极管应用场合：可分为开关二极管，变容二极管，稳压片式二极管，整流二极管，瞬间抑制二极管，发光二极管，适合于高频、大电流、低电压整流电路以及微波电子混频电路、检波电路、高频数字逻辑电路等。

7.表面组装器件的简称是什么？它与传统的半导体器件有什么不同？主要有

哪几种类型？

答：SMC泛指无源表面，SMD泛指有源表面组装器件。

不同：表面组装器件体型小，直接贴在PCB上焊接，无需通孔，可大大提高PCB 集成度。

类型：PLCC 有引脚塑封芯片载体

LCCC 陶瓷芯片载体

磁珠

二极管

SOT小外形封装晶体管

8.表面组装塑封器件主要有哪几种类型？各用于什么场合？

答：（1）：小外形塑料封装芯片（SOJ Small Out-Line J-Lead package ）:主要用于存储芯片。

（2）：LCCC(Leadless Ceramic Chip Carrier)无引线陶瓷封装载体，是SMD 集成电路的一种封装形式。在陶瓷基板的四个侧面都设有电极焊盘而无引脚的

表面贴装型封装，芯片被封装在陶瓷载体上，用于高速，高频集成电路封装。通常电极数目为18~156个，间距1.27mm。主要用于军用电路。

（3）：塑封引线芯片载体（PLCC）: 多用于各类型的集成电路，引脚形态为“J”形，引脚间距1.27mm，封体形态为正方形或长方形、不规则形状，封装材料为塑料，可直接装入芯片插座或焊接。

（4）：四周扁平封装（QFP）:多用于各类型的集成电路，引脚形态基本上分为“鸥翼”形，引脚间距从0.3mm至1.0mm多个系列，封体形态为正方形或长方形，封装材料为塑料（PQFP）或陶瓷（CQFP）。

9.陶瓷封装器件与塑封器件相比具有什么特点？主要有哪几种类型？

答：陶瓷：是一种气密性的密封形式，采用Al2O3，可靠性高，电性能好，导热性能好，化学性能稳定，但是其制作工艺复杂，工艺温度高，成本高，烧结装配尺寸精度差，介电常数高，有较高脆性，易引起引力损伤。

塑料：集成电路的封装就是将封装材料和半导体芯片结合在一起，形成一个以半导体为基础的电子功能块器件。封装材料除了保护芯片不受外界灰尘、潮气、机械冲击外，还起到了机械支撑和散热的功能。当今约有90%的芯片用模塑料进行封装。从基材的综合特性来看，目前IC 封装用邻甲酚甲醛型环氧树脂体系的较多，但由于环氧树脂的特性，使它在耐温性、工艺性、固化条件、封装流动性、固化物收缩等存在一些应用缺点。

类型：SIP:单列直插式封装

S-DIP:收缩双列直插式封装

SK-DIP:窄型双列直插式封装.

SOP:小外型封装.表面贴装型封装

MSP:微方型封装.表面贴装型封装

QFP:四方扁平封装.表面贴装型封装

SVP:表面安装型垂直封装.表面贴装型封装

LCCC:无引线陶瓷封装载体

PLCC:无引线塑料封装载体.一种塑料封装的LCC.

SOJ:小外形J引脚封装.表面贴装型封装

BGA:球栅阵列封装.表面贴装型封装

CSP:芯片级封装.

TCP:带载封装.在形成布线的绝缘带上搭载裸芯片,

四、BGA和CSP的封装技术

1. BGA的安装互联技术

答：安装前需检查BGA焊球的共面性以及有无脱落,BGA在PWB上的安装与目前的SMT工艺设备和工艺基本兼容。

先将低熔点焊膏用丝网印制到PWB上的焊区作列上，用安装设备将BGA 对准放在印有焊膏的焊区上，然后进行标准的SMT再流焊。

2. BGA的封装结构和主要特点？

答：封装结构：BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按阵列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点阵列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。焊球材料为低熔点共晶焊料合金，直径约1mm，间距范围1.27-2.54mm，焊球采用低熔点焊料合金连接在基板底部，组装时焊球熔融，与PCB表面焊盘接合在一起，呈现桶状。

特点：BGA引脚很短，使信号路径短，减小了引脚电感和电容，改善了电性能。BGA有利于散热。BGA也适合MCM的封装，有利于实现MCM的高密度、高性能。

3. CSP的封装技术

答：所谓CSP(Chip Size Package)，即芯片尺寸封装。CSP是在BGA基础上发展起来的，是接近LSI芯片尺寸的封装产品。这种产品具有以下几个特点：

(1) 体积小：CSP是目前体积最小的LSI芯片封装之一。

(2) 可容纳的引脚最多：相同尺寸的LSI芯片的各类封装中，CSP的引脚最多。

(3) 电性能好：CSP寄生电容很小，信号传输延迟时间短。

(4) 散热性能优良：大多数CSP都将芯片面向下安装，能从芯片背面散热，且效果良好。

4.BGA和CSP的封装比较

答：a）：BGA和CSP引脚结构不同；BGA引脚数多，外形尺寸小；

B）：相同的外形尺寸，以BGA的I/O数最多，安装密度最高，易于SMT的规模化生产；

C）：BGA封装技术使SMT工艺得以扩展，更易于表面安装，从而更强化了SMT 的优势。对于窄节距引脚元器件或BGA封装件，在PWB上的表面安装工艺流程是类似的；但因BGA焊球引脚节距较大而便于使用SMT。

D）：可以看出，BGA的缺陷率很低，可生产性更好。

E）：终检，和BGA的焊膏检测相比，窄节距QFP在可靠性检查时增加了附加成本,QFP普遍采用眼测短路/开路自动系统，这就增加了这种封装的生

产成本，而BGA的生产效率高，缺陷率低，可靠性检测只限于对准和定

位的检测。

F）：返修工艺：返修BGA封装件时，要充分预热。BGA和其他引脚SMD的最终预热温度类似，但预热升温速度不同，BGA要整体升温后才使焊球熔

化，故要慢慢升温，预热曲线较平缓。必须同时加热BGA封装件的所有

焊球。

G）：焊点可靠性比较：一般认为，PWB和元器件的焊接性能对BGA和QFP表面安装成本的影响更大。

五、多芯片组件MCM和堆叠封装POP

1.MCM的概念、分类与特性

答：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。

分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM

特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB 板设计简化、提高圆片利用率、降低投资风险。可大幅度提高电路

连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封

装的可靠性提升。

2. MCM的设计

答：将多块半导体裸芯片组装在一块布线基板上的一种设计。要使用多层互联基板的制作，芯片连接两种技术，芯片连接可以用打线键合，TAB或C4，基板可以使用陶瓷、金属、高分子材料，利用厚膜，薄膜或多层陶瓷共烧等技术制成的互连结构。

3. MCM的组装技术

答：MCM一般采用DCA（裸芯片直接安装技术）或CSP，可使电路图形线宽达到几微米到几十微米的等级。在MCM基础上设计的与外部电路连接的扁平引线间距为0.5mm，把几块MCM利用SMT组装在普通的PCB上即可实现系统的功能。

它是为适应现代电子系统短、小、轻、薄和高速、高性能、高可靠性、低成本的发展方向而在多层印制板(PCB)和表面安装技术(SMT)的基础上发展起来的新一代微电子封装与组装技术。

4. MCM的测试技术

答：测试费用高：高测试费用提醒设计者在做设计决策时必须仔细考虑测试问题。一种新设计的MCM所要进行的测试比一种成熟的MCM测试更为复杂。

测试独特：裸芯片需要用探针台测试，因此现在可以向封装厂提供良品单芯片（KGD）或高可靠芯片来提高在封装、老化和环境试验以后的成品率。

测试复杂：封装后MCM的测试一般包括对每一个独立芯片的测试，测试检查它在封装过程包括内部芯片互连中是否损坏

功能测试：MCM的功能测试从数字矢量到环境测试，从高频到大功率，可能包含非常不同的测试类型。

5. MCM的BGA封装答：BGA封装适用于MCM封装，能够实现MCM的高密度，

高性能。

6.PoP的结构特点

答：元器件内芯片的堆叠大部分是采用金线键合的方式( Wire Bonding), 堆叠层数可以从2 层到8 层。STMICRO 声称迄今厚度达40 微米的芯片可以从两个堆叠到八个(SRAM, flash, DRAM)，40 微米的芯片堆叠8 个总厚度为1.6mm，堆叠两个厚度为0.8mm。元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件，逻辑+存储通常为2到4层，存储型PoP可达8层。外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。

7. PoP与多模块封装(MCM)，系统封装(SiP)，PiP封装区别？

答：PoP：元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件，逻辑+存储通常为2到4层，存储型PoP可达8层。外形

高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的

良品率，总的堆叠装配成本可降至最低。

MCM：使用多层互联基板的制作，芯片连接两种技术，芯片连接可以用打线键合，TAB或C4，基板可以使用陶瓷、金属、高分子材料，利用厚

膜，薄膜或多层陶瓷共烧等技术制成的互连结构。

SiP：SIP（System In a Package系统级封装）是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的

功能。与SOC（System On a Chip系统级芯片）相对应。不同的是系统

级封装是采用不同芯片进行并排或叠加的封装方式，而SOC则是高度集

成的芯片产品

PiP：器件内置器件(PiP, Package in Package), 封装内芯片通过金线键合堆叠到基板上,同样的堆叠通过金线再将两个堆叠之间的基板键合,然后整

个封装成一个单元便是PiP。PiP封装的外形高度较低，可以采用标准

的SMT电路板装配工艺，单个器件的装配成本较低。但由于在封装之

前单个芯片不可以单独测试，所以总成本会高(封装良率问题)，而且事

先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用

者选择的自由。

8.堆叠封装的发展趋势？

答：当前半导体封装发展的趋势是越来越多的向高频、多芯片模块(MCM)，系统集成(SiP)封装，堆叠封装(PiP, PoP)发展，出现了半导体装配与传统电路板装配间的集成，如倒装晶片(Flip Chip)直接在终端产品装配。元件堆叠技术是在业已成熟的倒装晶片装配技术上发展起来的。

六、集成电路封装中的材料

1. 封装中涉及到的主要材料有哪些？答：引线材料；引线框架材料；芯片粘结材料；模塑料；焊接材料；封装基板材料

2. 引线材料；答：用于集成电路引线的材料，需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性，玻璃化转化温度、热导率、热膨胀系数，机械特性，扬氏模量、泊松比、刚度、强度，化学特性，吸潮、抗腐蚀，

3. 引线框架材料；答：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用。引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好

4. 芯片粘结材料；

答：通常采用粘接技术实现管芯（IC Chip）与底座（Chip Carrier）的连接的材料。要求机械强度、化学性能稳定、导电、导热、热匹配、低固化温度、可操作性。

主要的粘结技术为：银浆粘接技术、低熔点玻璃粘接技术、导电胶粘接技术、环氧树脂粘接技术、共晶焊技术

5. 模塑料；

答：模塑料与常见的热塑性塑料相比，模塑料具有更高的几何尺寸稳定性、更耐极端高热高湿复杂环境、耐化学品腐蚀、高机械强度等特点。其基本构成为：基体（10-30%）（高分子化合物树脂）、环氧树脂、硅酮树脂、1,2-聚丁二烯酯树脂、添加剂（60-90%）、固化剂、催化剂、填充剂（SiO2）、阻燃剂、脱模剂、染色剂。

6. 焊接材料；答：焊接材料是指焊接时所消耗材料，有软焊接材料，Sn—Pb，低于450摄氏度，还有硬焊接材料。

7. 封装基板材料的种类? 答：按不同的绝缘材料、结构，可分：为有机树脂类覆铜板、金属基（芯）覆铜板、陶瓷基覆铜板。

基板材料的性能要求：电:介电常数、功耗、电阻、……

热:热导率、热膨胀系数、热性、……

物理:表面平整度、表面光洁度

化学:化学稳定、低孔隙率、高纯度8.SMT电路基板（SMB）的主要特点？

答：高密度：SMB引脚数增加，线宽和间距缩小。

小孔径：表面过孔用于实现层间连接。

CTE低：CTE失配，元器件与电路板之间的热失配对SMB的CTE提出更高要求。

耐高温性能：双面SMT，SMB需要经受两次再流焊。

平整度好：要求SMB焊盘与元器件引脚、端子紧密接触。

9.评估SMB基材板质量的主要参数？

答：玻璃化转变温度（Tg）、热膨胀系数、CTE、耐热性、电气性能、平整度、

10.多层印制电路基板制造工艺

答：裁板、内层前处理、压膜、曝光、 DES连线、CCD冲孔、 AOI检验、 VRS 确认、棕化、铆钉、叠板、压合、后处理、上PIN、下PIN

七、集成电路测试

1. 集成电路测试的意义和基本任务？

答：意义：集成电路（IC）测试是伴随着集成电路的发展而发展的，它对促进集成电路的进步和应用作出了巨大地贡献。

任务：测试的基本任务是生成测试输入，测试系统的基本任务是将测试输入应用于被测器件，并分析其输出的正确性。

2. 集成电路测试的分类？

答：按测试目的分类：

验证测试、生产测试（DMP）、验收测试（避免在系统组装的时候使用有缺陷的器件）、使用测试、参数测试、功能测试、结构测试

按测试内容分类：数字电路测试、模拟电路测试、混合信号电路测试、存储器测试、SOC测试

3. 测试过程4要素？

答：检测：确定被测器件（DUT）是否具有或者不具有某些故障。

诊断：识别表现于DUT的特定故障。

器件特性的描述：确定和校正设计或者测试中的错误。

失效模式分析（FMA）：确定引起DUT缺陷制造过程中的错误。

集成电路封装考试答案

集成电路封装考试答案 https://www.sodocs.net/doc/ee13108065.html,work Information Technology Company.2020YEAR

名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯 片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基 板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀 和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复 合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固 体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。17.T/S 测试： 18.测试封装体抗热冲击的能力。 19.TH测试： 20.是测试封装在高温潮湿环境下的耐久 性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿环境能力的测 试。 23.HTS测试： 24.是测试封装体长时间暴露在高温环境 下的耐久性实验。封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。 25.Precon测试： 26.模拟包装、运输等过程，测试产品的 可靠性。 27.金线偏移： 28.集成电路元器件常常因为金线偏移量 过大造成相邻的金线相互接触从而产生短 路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印刷或滴涂到印 制板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。

集成电路封装考试答案

名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。 17.T/S 测试： 18.测试封装体抗热冲击的 能力。 19.TH测试： 20.是测试封装在高温潮湿 环境下的耐久性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿 环境能力的测试。 23.HTS测试： 24.是测试封装体长时间暴 露在高温环境下的耐久性实验。封装产品长 时间放置在高温氮气炉中，然后测试它的电 路通断情况。 25.Precon测试： 26.模拟包装、运输等过 程，测试产品的可靠性。 27.金线偏移： 28.集成电路元器件常常因 为金线偏移量过大造成相邻的金线相互接触 从而产生短路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印 刷或滴涂到印制板的焊盘上，再将片式元器 件贴放在印制板表面规定的位置上，最后将 贴装好元器件分印制板放在再流焊设备的传 送带上。 1

集成电路封装与测试_毕业设计论文

毕业设计（论文）集成电路封装与测试

摘要 IC封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 媒介传输与检测是CPU封装中一个重要环节，检测CPU物理性能的好坏，直接影响到产品的质量。本文简单介绍了工艺流程，机器的构造及其常见问题。 关键词：封装媒介传输与检测工艺流程机器构造常见问题

Abstract IC packaging is a challenging and attractive field. It is the integrated circuit chip production after the completion of an indispensable process to work together is a bridge device to the system. Packaging of the production of microelectronic products, quality and competitiveness have a great impact. Under the current popular view of the international community believe that the overall cost of microelectronic devices, the design of a third, accounting for one third of chip production, packaging and testing and also accounted for a third, it is There are one-third of the world. Packaging research at the global level of development is so rapid, and it faces the challenges and opportunities since the advent of electronic products has never been encountered before; package the issues involved as many as broad, but also in many other fields rare, it needs to process from the material, from inorganic to polymers, from the calculation of large-scale production equipment and so many seem to have no mechanical connection of the concerted efforts of the experts is a very strong comprehensive new high-tech subjects . Media transmission and detection CPU package is an important part of testing the physical properties of the mixed CPU, a direct impact on product quality. This paper describes a simple process, the structure of the machine and its common problems. Keyword: Packaging Media transmission and detection Technology process Construction machinery Frequently Asked Questions

集成电路封装和可靠性Chapter2-1-芯片互连技术【半导体封装测试】

UESTC-Ning Ning 1 Chapter 2 Chip Level Interconnection 宁宁 芯片互连技术 集成电路封装测试与可靠性

UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程 集成电路封装测试与可靠性

UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )

UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )

集成电路封装与测试复习题 - 答案

一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、

光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上

我国集成电路封装测试行业的研究

中国集体经济 ＣＨＩＮＡ ＣＯＬＬＥＣＴＩＶＥＥＣＯＮＯＭＹ 势、消除劣势、抓住机会、规避威胁。 （一）内部环境分析 1．农村信用社的优势。（1）地域优势；（2）政策优势；（3）决策优势；（4）网点优势；（5）人员优势。 2．农村信用社的劣势。（1）历史包袱重，不良资产占比高；（2）规模小，风险管理能力低；（3）经营区域受限；（4）人员素质仍是短板；（5）金融创新能力不足；（6） 市场定位仍不明确。 （二）外部环境分析 1．机会。（1）支农惠农政策为农信社提供了更广阔的发展空间；（2）当地社会影响力大；（3）行业管理水平的提高，有力 推动了农信社的发展。 2．威胁。（1）行业竞争者多，同业竞争压力大；（2）宏观经济下行，客户违约风险增加；（3）利率市场化进程的推进增加了农信社的财务压力和经营风险；（4）人才流失仍是重要威胁；（5）影子银行的威胁。 （三）农信社的SWOT 分析 首先制定出农信社的SWOT 矩阵，如表1所示。 将SWOT 矩阵进行分解，对SO ———优势与机会、WO ———劣势与机会、ST ——— 优势与威胁、WT ———劣势与威胁等条件进行分析，并根据分析找出相应的可选择的目标市场。 1．基于SO 战略应确定的贷款目标市 场：利用地域、网点、人员优势，挖掘、深耕各类个人贷款市场；利用地域、网点、人员、决策优势，做好公司贷款的拓展。 2．基于WO 战略应确定的贷款目标 市场：拓展全部个人贷款市场，增加积累，消化不良；积极介入公司贷款市场中的中小微企业市场，但根据自身风险管理能力以及资本的承受能力，要做好单户额度的控制，大型企业谨慎进入；受风险管理水平、人员素质制约，企业贷款市场以流动资金贷款市场为主，固定资产贷款市场谨慎进入；受风险管理水平、人员素质制约，贸易型公司谨慎进入。 3．基于ST 战略应确定的贷款目标市 场：全部个人贷款市场。一方面提高服务水平，提高客户贷款便利度，另一方面强化风险控制；企业贷款市场中的中小微企 业，但要注意行业风险，做好成本测算；大型企业贷款市场谨慎进入，避免议价能力不足，降低资金运用效率；生产加工型企业贷款市场要提高风险管控意识；铺底性流动资金贷款市场以及固定资产贷款市场谨慎进入。 4．基于WT 战略应确定的贷款目标 市场：出于风险管理、风险承受能力以及资金收益考虑，大型公司贷款市场应谨慎进入；企业贷款市场中的中小微企业，但要注意行业风险，做好成本测算；生产加工型企业贷款市场要提高风险管控意识；铺底性流动资金贷款市场以及固定资产贷款市场谨慎进入。 通过SWOT 分析，得出农信社应确定的目标市场：积极拓展个人贷款市场，但要提高贷款便利度，加强风险控制；将公司类贷款市场中的中小微企业作为重要的市场目标，但要根据自身风险管理能力以及资本的承受能力，做好单户额度的控制。要注意防范行业风险。企业固定资产贷款市场、铺底性流动资金贷款市场等要谨慎进入；出于风险管理、风险承受能力以及资金收益率考虑，大型公司类贷款市场要谨慎进入。总之，农信社应选择个 人及中小微企业贷款市场为目标市场，但要控制中小企业的单户额度限制，求小、求散。 （作者单位：山东省农村信用社联合社） 摘要：近年来，集成电路封装测试行业技术进步较快，行业发展也十分迅速，一些内资和本土品牌企业的质量、技术和产能已经接近国际先进水平。未来国内集成电路封测市场增长前景广阔，但也需要应对各种挑战。国内封测企业必须进一步增强技术创新能力、加大成本管控，才能在日新月异的市场竞争中取得更大进步。 关键词：技术进步；行业发展前景；经营模式；核心竞争力 一、集成电路封装测试的技术进步封装测试是集成电路制造的后续工艺，为了使集成电路芯片的触点能与外界电路如PCB 板连接，也为了给芯片加上一个“保护壳”，防止芯片受到物理或化学损坏，需要对晶圆芯片的进一步加工，这一环节即封装环节。测试环节则是对芯片电子电路功能的检测确认。 集成电路封装技术发展历程大约可以分为三个阶段：第一阶段是1980年之 前的通孔插装(THD)时代，插孔直接安装到PCB 上，主要形式包括TO(三极管)、 DIP(双列直插封装)，优点是可靠、散热好、结实、功耗大，缺点是功能较少，封装密度及引脚数难以提高，难以满足高效自动化生产的要求。 第二阶段是1980年代开始的表面贴装（SMT ）时代，该阶段技术的主要特点是引线代替针脚，引线采用翼形或丁形，以两边或四边引线封装为主，从两边或四边表1 农信社的SWOT 矩阵 优势（S ） 劣势（W ） 机会（O ）SO 战略 发挥优势，把握机会 WO 战略 利用外部机会，弥补内部劣势 威胁（T ） ST 战略 发挥优势，规模外部威胁 WT 战略减少劣势，规避威胁 ，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，，， 我国集成电路封装测试行业的研究 ■ 尤晟 张燕 53

《集成电路芯片封装技术》考试题

得分评分人 得分评分人 得分 评分人 《集成电路封装与测试技术》考试试卷 班级: 学号 姓名 一 一、填空题（每空格1分 共18分） 1、封装工艺属于集成电路制造工艺的 工序。 2、按照器件与电路板互连方式，封装可分为引脚插入型（PTH ）和 两大类。 3、芯片封装所使用的材料有许多，其中金属主要为 材料。 4、 技术的出现解决了芯片小而封装大的矛盾。 5、在芯片贴装工艺中要求：己切割下来的芯片要贴装到引脚架的中间焊盘上，焊盘的尺寸要与芯片大小要 。 6、在倒装焊接后的芯片下填充，由于毛细管虹吸作用，填料被吸入，并向芯片-基板的中心流动。一个12,7mm 见方的芯片， 分钟可完全充满缝隙，用料大约0,031mL 。 7、用溶剂来去飞边毛刺通常只适用于 的毛刺。 8、如果厚膜浆料的有效物质是一种绝缘材料，则烧结后的膜是一种介电体，通常可用于制作 。 9、能级之间电位差越大，噪声越 。 10、薄膜电路的顶层材料一般是 。 11、薄膜混合电路中优选 作为导体材料。 12、薄膜工艺比厚膜工艺成本 。 13、导电胶是 与高分子聚合物（环氧树脂）的混合物。 14、绿色和平组织的使命是： 。 15、当锡铅合金中铅含量达到某一值时，铅含量的增加或锡含量的增加均会使焊料合金熔点 。 16、印制电路板为当今电子封装最普遍使用的组装基板，它通常被归类于 层次的电子封装技术 17、印制电路板通常以 而制成。 18、IC 芯片完成与印制电路板的模块封装后，除了焊接点、指状结合点、开关等位置外，为了使成品表面不会受到外来环境因素，通常要在表面进行 处理。 二、选择题（每题2分 共22分） 1、TAB 技术中使用（ ）线而不使用线，从而改善器件的热耗散性能。 A 、铝 B 、铜 C 、金 D 、银 2、陶瓷封装基板的主要成分有（ ） A 、金属 B 、陶瓷 C 、玻璃 D 、高分子塑料 3、“塑料封装与陶瓷封装技术均可以制成双边排列（DIP ）封装，前者适合于高可靠性的元器件制作，后者适合于低成本元器件大量生产”，这句话说法是（ ）。 A 、 正确 B 、错误 4、在芯片切割工序中，（ ）方法不仅能去除硅片背面研磨损伤，而且能除去芯片引起的微裂和凹槽，大大增强了芯片的抗碎裂能力。 A 、 DBT 法 B 、DBG 法 5、玻璃胶粘贴法比导电胶的贴贴法的粘贴温度要（ ）。 A 、低 B 、高 6、打线键合适用引脚数为（ ） A 、3-257 B 、12-600 C 、6-16000 7、最为常用的封装方式是（ ） A 、塑料封装 B 、金属封装 C 、陶瓷封装 8、插孔式PTH(plated through-hole 镀金属通孔)封装型元器件通常采用（ ）方法进行装配。 A 、波峰焊 B 、回流焊 9、相同成分和电压应力下，长电阻较之短电阻电位漂移要（ ） A 、小 B 、大 10、金属的电阻噪比半导体材料电子噪声（ ） 。 A 、高 B 、低 11、（ ）技术适合于高密度和高频率环境 A 、厚膜技术 B 、薄膜技术

集成电路封装的发展现状及趋势

集成电路封装的发展现 状及趋势 公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]

序号：39 集成电路封装的发展现状及趋势 姓名：张荣辰 学号： 班级：电科本1303 科目：微电子学概论 二〇一五年 12 月13 日

集成电路封装的发展现状及趋势 摘要： 随着全球集成电路行业的不断发展，集成度越来越高，芯片的尺寸不断缩小，集成电路封装技术也在不断地向前发展，封装产业也在不断更新换代。 我国集成电路行业起步较晚，国家大力促进科学技术和人才培养，重点扶持科学技术改革和创新，集成电路行业发展迅猛。而集成电路芯片的封装作为集成电路制造的重要环节，集成电路芯片封装业同样发展迅猛。得益于我国的地缘和成本优势，依靠广大市场潜力和人才发展，集成电路封装在我国拥有得天独厚的发展条件，已成为我国集成电路行业重要的组成部分，我国优先发展的就是集成电路封装。近年来国外半导体公司也向中国转移封装测试产能，我国的集成电路封装发展具有巨大的潜力。下面就集成电路封装的发展现状及未来的发展趋势进行论述。 关键词：集成电路封装、封装产业发展现状、集成电路封装发展趋势。 一、引言 晶体管的问世和集成电路芯片的出现，改写了电子工程的历史。这些半导体元器件的性能高，并且多功能、多规格。但是这些元器件也有细小易碎的缺点。为了充分发挥半导体元器件的功能，需要对其进行密封、扩大，以实现与外电路可靠的电气连接并得到有效的机械、绝缘等

方面的保护，防止外力或环境因素导致的破坏。“封装”的概念正事在此基础上出现的。 二、集成电路封装的概述 集成电路芯片封装（Packaging，PKG）是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连线，引出接线端并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。此概念称为狭义的封装。 集成电路封装的目的，在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。封装为芯片提供了一种保护，人们平时所看到的电子设备如计算机、家用电器、通信设备等中的集成电路芯片都是封装好的，没有封装的集成电路芯片一般是不能直接使用的。 集成电路封装的种类按照外形、尺寸、结构分类可分为引脚插入型、贴片型和高级封装。 引脚插入型有DIP、SIP、S-DIP、SK-DIP、PGA DIP：双列直插式封装；引脚在芯片两侧排列，引脚节距，有利于散热，电气性好。 SIP：单列直插式封装；引脚在芯片单侧排列，引脚节距等特征与DIP基本相同。

3D封装集成电路测试挑战的ATE解决方案

ATE solutions to 3D-IC test challenges The rea diness of Advantest’s V93000 Scott Chesnut scott.chesnut@https://www.sodocs.net/doc/ee13108065.html, Robert Smith robert.j.smith@https://www.sodocs.net/doc/ee13108065.html, Florent Cros florent.cros@https://www.sodocs.net/doc/ee13108065.html, Lakshmikanth Namburi lakshmikanth.namburi@https://www.sodocs.net/doc/ee13108065.html, Advantest America San Jose, California USA Abstract—Three dimensional integrated circuits (3D-IC) require that automatic test equipment develop capability to address the challenges brought on by these structures. Such capability is found in test solutions which provide multiple clock domains, granular hardware porting per 3DIC layer, powerful test languages to control this hardware and collaborative software development environments. Advantest’s introduction of clock domain per pin, multi-port, concurrent test, and protocol aware software, MEMS probes, and SmarTest program manager address the test challenges of 3DIC in an effective effectively. They allow production solutions to be architected to the degree of granularity required by the development teams. Keywords—Protocol aware, Clock domain per pin, multi-port hardware, concurrent test framework, Protocol aware, SmarTest program manager, PLL Keep Alive, 3DIC TSV, 25uM pitch, MEMS Probes, ATE, BIST, JTAG, Pico Ampere Meter, interposer, spatial translation, MEMS, planarity, probes, cantilever, beam. I.I NTRODUCTION 3D chips are multi-system entities whose test challenges dwarf those presented by yesterday’s System in a Package (SiP) and/or System On a Chip (SOC). Substantial infrastructure must be readied in order to position any Automatic Test Equipment (ATE) to succeed in a production test environment. A good approach to understanding what the real challenges are would be to eliminate those with already known solutions. Past efforts to reduce test time, increase test coverage, and coordinate the software efforts of large groups of test engineers have solved 2D related production test problems. While these solutions had been developed for reasons other than 3DIC/TSV production test, we find they may lend themselves well to the task. Many of the perceived 3DIC/TSV test problems actually already have solutions. What follows is a description of how the existing features of Advantest’s V93000 might address many of these challenges. A.Test Program Software Maintenance – SmarTest Program Manager. Historically, a chip had one function. As more functions where added they became systems on a chip and then the migration to system in a package occurred. 3DIC systems in a stack add even greater complexity. Whether 3D stacks are assembled from Known Good Die (KGD) or Pretty Good Die (PGD) it can be assumed that “some” level of test will occur at both the chip level and then the stack level. Without assurance that chip layers are somewhat functional, a single layer’s defect can result with failing of the entire stack. Test costs become prohibitive as many good die are lost due to a single bad layer. Testing die before and after stack assembly requires use of variations of the same test program. One program version is used for the single die, another for the assembled stack. This is because test at the chip level will target its subcomponents while test at the stack level will exercise mission mode system level performance. It is likely that the same program be used for both activities with the difference being in how it perceives its current purpose. That is, a well architected test program can receive instructions from an operator or prober/handler and branch into chip or stack level test. Whether testing PGD, KGD, on the chip or stack level, use of the same program to test both reduces the correlation burden between chip test and assembled stack test. Proper maintenance of these program variations will require tighter book keeping than in the past. 3D structures, being built from multiple separate chip layers have associated with them legions of test, product and design engineers responsible for performance of each layer. Large groups of people who, while in the past never had reason to collaborate, in the future will find it absolutely necessary. Since each layer represents man years of test development effort, the test programs of each engineering group will have

集成电路封测技术及产业的发展趋势

集成电路封测技术及产业的发展趋势 摘要：介绍了全球集成电路封装测试业的发展历程、发展现状、行业竞争格局和技术发展趋势，并重点分析我国封装测试业的发展现状以及面临的机遇和挑战。研究结果表明，我国封装测试业整体呈稳步增长态势，本土集成电路市场内生增长前景广阔，内资企业与外资、合资企业的技术、规模差距不断缩小，我国封测业面临前所未有的发展机遇。 关键字：集成电路封装测试业；发展现状；竞争格局；技术趋势 1、前言 封装测试是集成电路产业链必不可少的环节。封装是指对通过测试的晶圆进行划片、装片、键合、塑封、电镀、切筋成型等一系列加工工序而得到的具有一定功能的集成电路产品的过程。随着技术进步，由于圆片级（WLP）、倒装焊（FC）以及3维（3D）封装技术的出现，颠覆了通常意义上封装工艺流程。 封装是保护芯片免受物理、化学等环境因素造成的损伤，增强芯片的散热性能，以及便于将芯片的I/O端口联接到部件级（系统级）的印制电路板（PCB）、玻璃基板等，以实现电气连接，确保电路正常工作。测试主要是对芯片、电路以及老化后的电路产品的功能、性能测试等，外观检测也归属于其中。其目的是将有结构缺陷以及功能、性能不符合要求的产品筛选出来。目前，国内测试业务主要集中在封装企业中，通常统称为封装测试业（以下简称“封测业”）。 图1 集成电路产业链

2、集成电路封装产业技术现状 （1）集成电路封装技术的发展 在集成电路产业市场和技术的推动下，集成电路封装技术不断发展，大体经历以下三个技术阶段的发展过程： 第一阶段是1980年之前的通孔插装(THD)时代。这个阶段技术特点是插孔安装到PCB上，主要技术代表包括TO（晶体管外形）和DIP（双列直插封装），其优点是结实、可靠、散热好、布线和操作较为方便，缺点是电路功能较少，封装密度及引脚数难以提高，难以满足高效自动化生产的要求。 第二阶段是1980年代开始的表面贴装（SMT）时代，该阶段技术的主要特点是引线代替针脚，由于引线为翼形或J形，从两边或四边引出，较THD插装形式可大大提高引脚数和组装密度。最早出现的表面安装类型以两边或四边引线封装为主，主要技术代表包括SOT(小外形晶体管封装)、SOP（小外形封装）、QFP（四边翼型引线扁平封装）等。采用该类技术封装后的电路产品轻、薄、小，提升了电路性能。性价比高，是当前市场的主流封装类型。 在电子产品趋小型化、多功能化需求驱动下，20世纪末期开始出现以焊球代替引线、按面积阵列形式分布的表面贴装技术。这种封装的I/O是以置球技术以及其它工艺把金属焊球（凸点）阵列式的分布在基板底部，以实现芯片与PCB 板等的外部连接。该阶段主要的封装形式包括球状栅格阵列封装（BGA）、芯片尺寸封装（CSP）、晶圆级芯片封装（WLP）、多芯片封装（MCP）等。BGA 等技术的成功开发，解决了多功能、高集成度、高速低功耗、多引线集成电路电路芯片的封装问题。 第三阶段是21世纪初开始的高密度封装时代。随着电子产品进一步向小型化和多功能化发展，依靠减小特征尺寸来不断提高集成度的方式因为特征尺寸越来越小而逐渐接近极限，以3D堆叠、TSV（硅通孔）为代表的三维封装技术成为继续延续摩尔定律的最佳选择。其中3D堆叠技术是把不同功能的芯片或结构，通过堆叠技术，使其在Z轴方向上形成立体集成和信号连通以及圆片级、芯片级、硅帽封装等封装和可靠性技术为目标的三维立体堆叠加工技术，用于微系统集成。TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通孔，实现芯片之间互连的最新技术。与以往IC封装键合和使用凸点的叠加技术不同，三维封装技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯

集成电路封装与系统测试

集成电路封装与系统测试课程实验报告电子、集成专业 （2014—2015学年第一学期） 课程名称集成电路封装与系统测试 课程类别□必修□√限选 班级 学号 姓名 任课教师 考试日期

目录 一、实验目的......................................................... - 2 - 二、实验原理......................................................... - 2 - BC3199集成电路测试系统简介 ..................................... - 2 -测试电路原理图................................................... - 3 -测试参数分析..................................................... - 3 -测量输出电压Vo ............................................. - 3 - 测量电源电压调整率.......................................... - 4 - 测量负载电压调整率.......................................... - 4 - 三、实验设备......................................................... - 4 - 四、实验步骤......................................................... - 4 - 焊制电路板...................................................... - 4 -建立LM7805测试程序............................................. - 5 -测试数据及结果.................................................. - 5 - 五、实验结论......................................................... - 6 - 六、心得体会......................................................... - 6 -附录：............................................................... - 7 -

2019年集成电路封装测试行业分析报告

2019年集成电路封装测试行业分析报告 2019年6月

目录 一、行业管理 (4) 1、行业主管部门及监管体制 (4) 2、行业主要法律法规及政策 (5) 二、行业竞争格局和主要企业 (7) 1、行业竞争格局 (7) 2、行业主要企业 (8) （1）全球集成电路封装测试行业的主要企业和市场份额 (8) （2）国内集成电路封装测试行业的企业 (8) 三、进入行业的主要壁垒 (9) 1、技术水平要求高 (9) 2、资金需求大 (9) 3、人才要求高 (10) 4、客户对企业认证严格 (10) 四、行业市场供求状况及变动原因 (10) 1、半导体市场分 (10) 2、国内集成电路市场 (11) 3、集成电路封装测试业发展 (13) 4、行业未来发展趋势 (14) 五、行业利润水平的变动趋势及变动原因 (15) 六、行业技术水平及技术特点 (15) 七、行业经营模式 (17)

八、行业周期性、区域性、季节性特征 (17) 1、周期性 (17) 2、区域性 (18) 3、季节性 (18) 九、行业上下游的关系 (19) 1、上下游行业发展状况 (19) 2、上、下游行业之间的关联性 (20) 十、行业主要企业简况 (20) 1、长电科技 (20) 2、通富微电 (21) 3、晶方科技 (21)

半导体主要包括集成电路、分立器件、光电子器件和半导体传感器等四大类，各分支包含的种类繁多且应用广泛，主要应用于消费类电子、网络通讯、汽车电子、工业自动化等电子产品。集成电路是半导体技术的核心，是国际竞争的焦点和衡量一个国家或地区现代化程度以及综合国力的重要标志。集成电路行业因其技术复杂，产业结构高度专业化，按加工流程分为IC设计业、芯片制造业及IC封装测试业三个子行业。 一、行业管理 1、行业主管部门及监管体制 我国集成电路产业的主管部门是工信部，主要负责电子信息产品制造的行业管理工作；组织协调重大系统装备、微电子等基础产品的开发与生产，组织协调国家有关重大工程项目所需配套装备、元器件、仪器和材料的国产化；促进电子信息技术推广应用。 半导体协会是中国集成电路产业的行业自律管理机构，主要任务是贯彻落实政府有关的政策、法规，向政府业务主管部门提出本行业发展的经济、技术和装备政策的咨询意见和建议；做好信息咨询工作，调查、研究、预测本行业产业与市场，汇集企业要求，反映行业发展呼声；广泛开展经济技术交流和学术交流活动，根据市场和行业发展需要，组织举办本行业国内外新产品、新技术研讨会和展览会，为企业开拓国内外两个市场服务；开展国际交流与合作，发展与国外团体

集成电路封装测试题 期末2017

1、引线键合技术的分类及结构特点？ 答： 1、热压焊：热压焊是利用加热和加压力，使焊区金属发生塑性形变，同时破坏压 焊界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子间达到原子的引 力范围，从而使原子间产生吸引力，达到“键合”的目的。 2、超声焊：超声焊又称超声键合，它是利用超声波(60-120kHz)发生器产生的能量， 通过磁致伸缩换能器，在超高频磁场感应下，迅速伸缩而产生弹性振动经变幅 杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。于是，劈刀 就在这两种力的共同作用下，带动Al丝在被焊区的金属化层(如Al膜）表面迅 速摩擦，使Al丝和Al膜表面产生塑性形变。这种形变也破坏了Al层界面的氧 化层，使两个纯净的金属面紧密接触，达到原子间的“键合”，从而形成牢固 的焊接。 3、金丝球焊：球焊在引线键合中是最具有代表性的焊接技术。这是由于它操作方 便、灵活，而且焊点牢固，压点面积大，又无方向性。现代的金丝球焊机往往 还带有超声功能，从而又具有超声焊的优点，有的也叫做热(压)(超)声焊。可实 现微机控制下的高速自动化焊接。因此，这种球焊广泛地运用于各类IC和中、 小功率晶体管的焊接。 2、载带自动焊的分类及结构特点？ 答：TAB按其结构和形状可分为 Cu箔单层带：Cu的厚度为35-70um， Cu-PI双层带 Cu-粘接剂-PI三层带 Cu-PI-Cu双金属 3、载带自动焊的关键技术有哪些？ 答：TAB的关键技术主要包括三个部分： 一是芯片凸点的制作技术； 二是TAB载带的制作技术； 三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ） 4.倒装焊芯片凸点的分类、结构特点及制作方法？ 答：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4 技术，整体形成焊料凸点； 电镀焊料凸点：电镀焊料是一个成熟的工艺。先整体形成UBM 层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。电镀形成了厚的凸点。 印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。可用Au 丝线或者Pb 基的丝线。 化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。