qpsk调制解调——基于fpga

一实验概述

本实验包括：分频器设计、计数器设计、串行移位输出器设计、伪码发生器设计、QPSK I/Q调制器设计、QPSK I/Q解调器设计，基于选项法中频调制器设计并将其综合起来组成一个系统。

二实验仪器

计算机ALTER公司的Quartus8.0 EDA试验箱。

三EDA及实验工具简介

EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。从应用领域来看，EDA技术已经渗透到各行各业，如上文所说，包括在机械、电子、通信、航空航航天、化工、矿产、生物、医学、军事等各个领域，都有EDA应用。

quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Altera quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字

系统设计者的欢迎。

四 实验步骤及实验模块参数

（一）设计一个分频器，要求29 分频。

（二）设计计数器，计数值16。

（三）设计串行移位输出器，移位级数14。

(四）设计伪码发生器，伪码产生的数据数率要8Kb/s ，特征方程13

59+++x x x 。 （五）设计QPSK I/Q 调制器，调制载波288KHZ ，基带速率576KHZ ，系统时

钟4068KHZ 。

（六）设计QPSK I/Q 解调器，调制载波576KHZ ，基带速率288KHZ ，系统时钟4068KHZ 。

（七）设计选项法中频调制，调制载波是基带载波的16倍。

（八）设计中频调制对应的解调器，解调出I/Q 两路信号，并合成原始信号。

（九）系统综合，用模块构建整个系统，实现调制解调功能。

实验项目设计要求：

利用自己前列试验项目设计结果，构建如下框图所示的调制、解调系统。完成对下述系统的构建、调试、仿真，使之达到运行正确。

D

B

五实验设计原理及实际调、测结果和分析

（一）分频器的设计

1、分频器的定义

分频器是指将不同频段的声音信号区分开来，分别给于放大，然后送到相应频段的器件中再进行重放。

2、分频器的原理和功能

本实验进行分频器的设计，主要用于实现频率划分的目的。通过将一频率带划分成几个小频率带，可实现分频。分频器的功能主要是用于后续综合实验过分频处理提供新的频率。

分频器可以分为偶数倍和奇数倍分频器。

①如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去，就可以设计任意的偶数倍分频。

②奇数倍分频：归类为一般的方法为：对于实现占空比为50%的N倍奇数分频，首先进行上升沿触发进行模N计数，计数从零开始，到（N+1）/2进行输出时钟翻转，然后经过（N-1）/2再次进行翻转得到一个占空比非50%奇数n分频时钟。再者同时进行下降沿触发的模N计数，到和上升沿过（N+1）/2时，输出时钟再次翻转生成占空比非50%的奇数n分频时钟。两个占空比非50%的n分频时钟相与运算，得到占空比为50%的奇数n分频

时钟。

3、分频器的实现

29分频器就是设计上升沿时钟分频，先定义两个计数器，开始时都赋值为0。计数器1用上升沿触发，当计数到15时，输出时钟置0，计数器清零，重新计数，重新计数到14时，输出时钟置1，依次循环；计数器2用下降沿触发，采取同样的计数与置数操作。最后两者相与运算，结果作为目标时钟，这就完成了占空比为50%的29分频。实际上做了两次占空比非50%的分频，高电平部分是15个时钟周期，低电平为14个时钟周期，两者相与运算相当于是输出时钟在计数满14.5的时候做一次翻转处理，实现占空比为50%的奇数分频。

4、仿真实现图

图（1）

5、实验的分析与说明

图中，clk_576为输入时钟，freq_div_29即为29分频后的目标时钟，clkout为上升沿触发，高电平为15个时钟，低电平为14个时钟，clkout2为下降沿触发，也是15个时钟的高电平，14个时钟的电平。由于采取的是与运算，freq_div_29=clkout&clkout2，所以需要让高电平比低电平多一个时钟，这样才能让freq_div_29高电平由clkout，clkout2的15个时钟周期通过相与运算，减去半个时钟周期，得到14.5个时钟周期；同理，让低电

平多增加半个时钟周期，达到14.5个时钟周期，实现占空比为50%。

clkout与clkout2同样为29分频输出，假如对目标时钟的占空比不做要求，则可以通过clkout或者clkout2两个输出作为目标时钟。

（二）计数器的设计

1、器的定义

通过传动机构驱动计数元件，指示被测量累计值的器件即为计数器。

2、计数器的工作原理和功能

计数是一种最简单，最基本的运算。计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是由于无法显示计算结果，一般都是要通过外接LCD或LED屏才能显示。计数器是由基本的计数单元和一些控制门所组成，而计数单元则由一系列具有存储信息功能的各类触发器构成。这些触发器有RS触发器、T触发器、D触发器及JK触发器等。

3、计数器的实现

本实验是设计16进制的计数器，本实验的具体实现方法是：

（1）采用二进制计数，取计数器的初始计数值为0。

（2）采用上升沿触发，每当到达脉冲的上升沿时，产生触发信号，进行计数操作。

（3）计数时先判断前一个数值的大小，若小于16时，则计数加1；若等于

16，则进位输出产生一个高电平。

4、计数器的实现图形

5、实验的分析与说明

由于是进制计数器，计数器从0计数到16。，当计数值为16时，计数器置零，输出进位1，图形开始发生变化。cnt_out为进位输出，mid_16为计数器。

（三）串行移位输出器的设计

1、串行移位输出器的定义和功能

串行移位输出器主要是实现数据的移位位的移位输出功能。在后续的综合实验中，对于解帧器，数据可由串行移位输出器输出有很重要的作用。

2、串行移位输出器的实现方法

首先载入一个用于移位的二进制序列；然后判断时钟的变化，当碰到上升沿时，产生触发进行序列的移位，每次移位后，后面补新输入数据。本实验实现14位的串行移位。

3、串行移位输出器图形

4、实验的分析与说明

图中，clk_576为输入时钟，datin为伪码发生器的伪码输入，mid为14位移位缓存器，datout为移位输出。每一个时钟周期，将mid的值左移一位，最高位的值移到datout，低13位移位到高13位，最低位输入下一位伪码发生器传送来的数据。

移位输出可以设计为14个D触发器级联,最后生成模块，但是这样太繁琐，定义一个多位的缓存寄存器会减少很大代码量。

（四）伪码发生器的设计

1、伪码发生器定义

所谓“随机码”，就是无论这个码有多长都不会出现循环的现象，而“伪随机码”在码长达到一定程度时会从其第一位开始循环，由于出现的循环长度相当大。

2、伪码发生器功能

对于一个二进制序列，指定表头和移位的方向，将原来的序列沿移位方向移一个数据位，然后从原来的数据位中取出相应位的数值进行异或操作，在将结果放到表头，得到伪码序列。在进行信号检测时有很重要的作用，因为其特性与高斯白噪声非常相似。

3、伪码发生器的实现

本实验要做伪码特征方程为伪码发生器。先将二进制序列移位，然后在新的序列中取出在原来序列中对应的数据位的数值，在将取出的数值进行异或运算，最后将得到的结果放到表头。

从图中可以看到，该移位寄存器是将各寄存器的输出值抽出来，在外部进行异或运算之后再将该值反馈到输入端。

4、伪码发生器的仿真图形

5、实验的分析与说明

在时钟的控制下，寄存器的控制信号由上一级向下一级传递。根据实验要求的特征方程1379+++x x x ，所以要定义一个10位的移位寄存器，在开始时随便将其赋值，然后将其第9位、第7位和第3以及左后一位进行异或，将所得的值作为反馈存入移位寄存器的最低为作为下面的输入，然后相应的就会将最高为输出，如此循环，即可实现伪码发生器的功能，产生相应的数据。实验要求数据速率是8Kb/s,系统时钟为8KHz ，并利用该时钟信号去控制移位寄存器产生实验n n-1 n-2 3 2 1

................ n 阶

设计中所需要的伪随机信号。

（五）QPSK I/Q调制器的设计

1、QPSK I/Q调制器的功能和作用

QPSK技术的性能分析。QPSK技术具有抗干扰能力强，误码性能好，频谱利用率高，等优点。I为同相分量，Q为正交分量。正交调幅信号QAM有两个相通频率的载波，但是相位相差90度。一个信号叫I信号，另一个信号叫Q信号。从数学角度将，一个信号可以表示成正弦，另一个表示成余弦。两种被调制的载波在发射时已被混和。到达目的地后，载波被分离，数据被分别提取然后和原始调制信息相混和。从传输线角度来看，I/Q信号是一种双线传输模式，能量主要集中在两线之间。与外界关系不大。以此可以抗击共模干扰。当然，双线间回路面积要小些。

2、QPSK I/Q调制器的实现方法

简单的说就是数据分为两路，分别进行载波调制，两路载波相互正交。正交信号就是两路频率相同，相位相差90度的载波，一般用sin和cos，与I，Q两路信号分别调制后一起发射，从而提高频谱利用率，但在数字调制中我们是用时钟信号近视提取，分为两路。

3、QPSK I/Q调制器的仿真实现图

4、实验的分析与说明

图中，clk_576为伪码发生器的输入时钟，每个周期输出一位伪码，所生成的伪码序列如波形datin所示。在每个时钟的下降沿对伪码输出波形采样，采样两次后更新iq_mo的值，采样第一次的值存入iq_mo[1]，第二次的值存入iq_mo[0]，这样就形成了I/Q两路信号。由图中可以看出，datin的信息全部转化成了I/Q两路的信息。

在这个实验中，采样点的选择是关键，由于伪码的生成是选用上升沿触发，假如采样上升沿采样，会产生竞争冒险，使I/Q两路信号产生毛刺。为了减少竞争冒险，延迟半个周期进行采样，在时钟周期的下降沿进行采样，减少了大量的毛刺，提高了I/Q两路信号的准确度。

（六）QPSK I/Q解调器的设计

1、QPSK I/Q解调器的功能

QPSK I/Q解调器的功能是还原I/Q调制信号，以使信息准确无误的被还原出来，达到预期的效果和功能。

2、QPSK I/Q解调器的的实现

QPSK I/Q解调器的的实现是QPSK I/Q调制器的逆过程，即在时钟脉冲下实现数据的提取，从而实现并串转换，还原出原始数据。由于I/Q解调模块还附带有中频解调的功能，所以需要用到的时钟为中频调制载波频率的4倍频，为了减少程序的复杂性，I/Q两路的解调直接采用基带频率的64倍频，即为36.864MHz。显然，如果由实验板的50MHz直接分频输出36.864MHz，得到的实际时钟精度不符合要求，所以需要将原来的50MHz先倍频，再进行分频，这样能提高时钟的精度。

本实验采用quartus ii自带的alt_pll模块，对原始时钟信号进行4倍频，即

200MHz，然后再分频。具体的分频办法将在系统构建的实验里说明。最后得出的输入时钟频率占空比不固定，但经过模64的计数器分频调整后，不影响I/Q 解调。利用计数器，每次循环计数到32时，根据顺序判断信号，选择输出I路或者Q路的采样值，然后继续计数，当再次计数到32时，再输出另外一路的信号，这样交替的输出，最后完成了I/Q的解调。

3、QPSK I/Q解调器的实现功能图

图（1）

图（2）

4、实验的分析与说明

图中的输入时钟为clk_256,，即为基带频率的64倍频。I/Q两路信号如iq_mo 波形所示，解调出来的波形如iq_de所示，y为6位计数器，data_out为伪码发生器生成的原始伪码波形。

从图（1）可以看出，iq_mo的信号交替输出之后与iq_de的信号相符合，而iq_de信号与原始伪码波形同，只是有几个时钟周期的延时，能很好的还原出原始信号，完成了解调功能。

由于采用时钟为基带频率的64倍频，相当于每经过64个时钟周期才能输出一个伪码信号，所以需要计数64次才让顺序判断信号judge2跳转一次，最后根据顺序判断信号，交替输出一次iq_mo信号。

在本实验中，毛刺也是一个不容忽略的问题。在iq_de交替输出的时候，会有一个时钟的误判，造成iq_mo1[1]与iq_mo[0]的交替选择延迟，使解调输出产生错误，形成毛刺。这个时候就需要调整顺序判断信号judge2，使其跳转周期在iq_mo信号更新的后一个时钟周期发生翻转，再根据judge2进行判断选择输出，这样就可以避免误判与毛刺的产生。

（七）选项法中频调制

1、选项法中频调制的定义

选想法中频调制即根据并联的数据类型进行选择，按照输入的双比特码元的不同，逻辑选相电路输出相应相位的载波，例如，双比特码元IQ为10时输出45度载波IQ为00时输出相位为135度的载波等。

2、选项法中频调制的功能

选相法中频调制能使两路信号实现qpsk调制，而QPSK技术具有抗干扰能力强，误码性能好，频谱利用率高，等优点。

3、选想法中频调制的实现方法

在数字电路的设计中，采取（00，11，10，01）分别对应（1100，0011，1001，0110）进行调制，即在时钟脉冲作用下进行分频，并实现四路载波，而后根据双比特码元进行选择四路载波之一，达到调制。本实验采用基带的16倍频作为调制载波，每路载波的相位不同，根据I/Q信号的不同（00，11，10，01），

选择输出某一路载波，这样I/Q信号的容就以相位形式存储在载波中。

4、选项法中频调制的实现的图形

5、实验的分析与说明

图中，clk_576为伪码的输出时钟；clk_16为基带频率的32倍频，通过clk_16这个时钟，产生基带频率的四相位载波，即carrier信号；mid为6位计数器；ph_out为调制完成后的波形输出；iq_mo是I/Q两路信号。

实验要求调制信号为基带频率的16倍频，所以载波信号为基带信号的16倍频。可以使用载波的4倍频，即基带频率的64倍频，做为基准时钟，按照相位不同输出对应（1100，0011，1001，0110）来产生相应的调制载波，但是频率越高，时钟的占空比波动越大。本实验采用的基准时钟是载波的2倍频，即基带的32倍频，然后分成两路，carrier[0]与carrier[2]采用时钟上升沿触发，赋初始值分别为0,1；carrier[1]与carrier[3]采用时钟的下降沿触发，赋初始值分别为0,1，这样就能形成基带频率16倍频的四相位载波。

由于采用的基准时钟为基带频率的32倍频，所以需要在计数器每隔32个时钟采样一次伪码发生器的信号。采样点选为16与48，这样相当于在伪码发生器的输入时钟下降沿进行采样，采样点没有电平跳变，避免了毛刺的产生。

根据I/Q值选择载波输出，图中在计数器计数值为48时候，I/Q发生了一次跳变，所选择的载波有carrier[0]变为carrier[2]，产生了一次相位跳变，完成了信号的调制。

（八）中频解调器

1、中频解调的功能

对接收到的qpsk中频调制波形进行采样，每个周期采样4个点，然后根据调制时I/Q两路信号与载波相位的关系，解调出I/Q两路信号，最后根据同步的时钟，将I/Q两路信号合成一路信号，还原成原始输出的信号。

2、中频解调的实现方法

由于所用的中频频率为基带频率的16倍，解调时要选用的时钟频率为中频频率的4倍，即基带频率的64倍。对每个中频周期采样4次，在保证时钟同步的情况下，能得到1100，0011，1001，0110这四种结果，然后采取的相位——I/Q对应关系（1100，0011，1001，0110）——（00，11，10，01），恢复出I/Q 两路信号，再根据I/Q解调器的方法将恢复出伪码发生器输出的信号，恢复后信号与原信号对比仅有延时。

3、中频解调器的的实现的图形

图（1）

图（2）

4、实验的分析与说明

图（1）中clk_256为基带频率的64倍频，作为中频解调的时钟；ph_out为输入的中频调制信号，cnt是采样计数器；judge是顺序判断信号，iq为解调出的I/Q 信号；temp为采样值，x为顺序判断信号的翻转计数信号；data_out为解调后恢复的信号；datout为伪码发生器产生的信号。

clk256 占空比不固定，但是并不影响信号的采样。为减少毛刺，避开调制信号的跳变点，用时钟的下降沿采样，每个已调信号采样4个点，根据4个点的值进行判断。假如时钟同步正确，所采到的temp值就有4个（1100，0011，1001，0110），再由与I/Q的对应关系（1100，0011，1001，0110）——（00，11，10，01），解调出I/Q两路信号。

得出I/Q信号后，采用QPSK I/Q解调器的I/Q解调方法，最终解调恢复出原始信号，从图（2）可以看出，data_out与datout两个信号相同，只有几个时钟的延时。

由于采用的是QPSK I/Q解调器的解调方法，所以在顺序判断信号judge的翻转点要选择正确才能避免毛刺。在采样的时候已经延时了4个时钟周期，需要在原来翻转计数点（32）加上4个时钟周期，再往后延时2个时钟周期，即计数点

38处翻转，才能消除毛刺。

（九）系统综合

1、模块构成

整个系统包括倍频模块，分频模块，伪码发生器模块，调制模块，解调模块，移位输出模块，并加入了部分实验步骤的模块，例如8kb/s的伪码发生模块，29分频器以及16进制计数器模块。

2、总体电路图

3、模块分析

pll模块之后的模块，包括分频与调制解调最后到输出等模块已经介绍这里分析一下pll模块以及任意分频模块（图中的freq_any模块）。

实验板多采用50MHz的晶振，要直接产生576kb/s的基带频率及其16倍频、64倍频，很难保证分频的精度。这时候提高分频的输入时钟就是关键的一步。本实验先将50MHz的晶振时钟4倍频，得到200MHz的输出时钟，然后根据如下算法得出各个模块所需要的时钟。

参照频率合成的方法，假定基准频率为200Mhz，计数器为32位计数器，

32

2

N ，K

为频率控制字

63220010(

)2c o f K

K f Hz N ???==

32

6

220010o o c f N f K f ??==?

我们规定，对Cnt 进行对半50%拆分，具体如下：

当2N

cnt ≤的时候，0o f =，即低电平；

当2N

cnt ≥

的时候，fo=1，即高电平。 通过这个方式得出步进值K ，可以算出基带频率的64倍频，但是占空比不是50%。

4、系统仿真波形图

图（1）

图（2）

5、实验的分析与说明

clkin为50MHz输入时钟，clk为晶振时钟4倍频后200MHz输出；clk_256，clk_16，clk_576为36.864MHz，18.432MHz，576kHz。ph_out为中频调制输出，iq_mo为伪码序列的I/Q调制，iq则为从已调制的中频信号初步解调出的I/Q两路信号。iq_de为直接的I/Q 解调输出，data_out原始伪码信号序列，dat_out为中频解调输出。

对分频步骤而言，先产生基带的64倍频，并以此为基准，然后进行2分频，4分频，然后是64分频，最终得到的基带频率，约为576.37kHz，但无法精确的576kHz的时钟。如果想要得到更精确的时钟，需要继续倍频，而对于所采用的ep2c8c208器件而言，只能倍频到250MHz，精度提升有限。

由图中可以看出，直接I/Q解调与中频解调输出，与原序列都仅仅有延迟差别而已，所以该调制解调系统工作正常，从实验结果来看，系统实现了预期的目的。

六技术分析及总结

本次实验是基于FPGA实现的，使用verilog语言编写这7个模块并使用quartus 仿真软件来对其仿真。从实验结果来看均实现了预期的目的，达到了实验的目的，符合各项技术指标。

本次实验过程中碰到了许多问题和难点，一方面quartus平台的限制以及对modelsim平台的不熟悉，另一方面在实验参数的选取与实现方面，都给我带来了许多障碍。

考虑到quartus ii在高精度仿真下的不稳定性，本实验采用quartus ii与modelsim联合仿真，取得了很好的效果，但是quartus ii平台直接调用modelsim 却比较复杂，包括路径设置复杂，alter仿真库的的载入比较繁琐，无法直接支持alt_pll文件的编译等等一系列问题，都严重影响了实验的进度。

在参数选取方面，如何选择时钟，如何提高精度，都是要考虑的问题，选择不好不仅会造成资源浪费，还会影响系统功能的实现。而实验过程中，竞争冒险带来的毛刺也是比较棘手的问题，通过查找资料，知道适当的延时可以在一定程

度上消除毛刺。在中频调制部分，利用D触发器工作原理，可以让载波生成部分所需要的输入时钟减少一半，提高精度也减少资源的浪费，而解调部分采样时钟的占空比可以不固定，但是一定要每个周期采样够4个点。

本实验的最难的一点是如何通过分频实现精度较高的时钟，假如基准时钟与目标时钟相差很远，那么精度就会更高，或者基准频率与目标频率成倍数关系，那么就可以直接通过奇数或偶数分频直接实现。对于本实验所需的576kb/s的基带频率，它与基准频率并不是倍数关系，需要通过先倍频后分频的步骤提高精度。如果能继续提高器件的倍频上限，就能使基带频率更加接近实验所要求的频率，因而精度更高。

通过本次实验使我对VHDL语言有了更加具体深刻的体会，让我对它有了进一步的认识，也使我对quartus ii，modelsim这两个开发平台有进一步的了解。

BPSK调制及解调实验报告

实验五BPSK调制及解调实验 一、实验目的 1、掌握BPSK调制和解调的基本原理； 2、掌握BPSK数据传输过程，熟悉典型电路； 3、了解数字基带波形时域形成的原理和方法，掌握滚降系数的概念； 4、熟悉BPSK调制载波包络的变化； 5、掌握BPSK载波恢复特点与位定时恢复的基本方法； 二、实验器材 1、主控&信号源、9号、13号模块各一块 2、双踪示波器一台 3、连接线若干 三、实验原理 1、BPSK调制解调（9号模块）实验原理框 PSK调制及解调实验原理框图 2、BPSK调制解调（9号模块）实验框图说明 基带信号的1电平和0电平信号分别与256KHz载波及256KHz反相载波相乘，叠加后得到BPSK调制输出；已调信号送入到13模块载波提取单元得到同步载波；已调信号与相干载波相乘后，经过低通滤波和门限判决后，解调输出原始基带信号。 四、实验步骤 实验项目一 BPSK调制信号观测（9号模块） 概述：BPSK调制实验中，信号是用相位相差180°的载波变换来表征被传递的信息。本项目通过对比观测基带信号波形与调制输出波形来验证BPSK调制原理。 1、关电，按表格所示进行连线。

2、开电，设置主控菜单，选择【主菜单】→【通信原理】→【BPSK/DBPSK数字调制解调】。将9号模块的S1拨为0000，调节信号源模块W3使256 KHz载波信号峰峰值为3V。 3、此时系统初始状态为：PN序列输出频率32KHz。 4、实验操作及波形观测。 （1）以9号模块“NRZ-I”为触发，观测“I”； （2）以9号模块“NRZ-Q”为触发，观测“Q”。 （3）以9号模块“基带信号”为触发，观测“调制输出”。 思考：分析以上观测的波形，分析与ASK有何关系？ 实验项目二 BPSK解调观测（9号模块） 概述：本项目通过对比观测基带信号波形与解调输出波形，观察是否有延时现象，并且验证BPSK解调原理。观测解调中间观测点TP8，深入理解BPSK解调原理。 1、保持实验项目一中的连线。将9号模块的S1拨为“0000”。 2、以9号模块测13号模块的“SIN”，调节13号模块的W1使“SIN”的波形稳定，即恢复出载波。 3、以9号模块的“基带信号”为触发观测“BPSK解调输出”，多次单击13号模块的“复位”按键。观测“BPSK解调输出”的变化。 4、以信号源的CLK为触发，测9号模块LPF-BPSK，观测眼图。 思考：“BPSK解调输出”是否存在相位模糊的情况？为什么会有相位模糊的情况？ 五、实验报告 1、分析实验电路的工作原理，简述其工作过程； 输入的基带信号由转换开关转接后分成两路，一路经过差分编码控制256KHz的载频，另一路经倒相去控制256KHz的载频。???解调采用锁相解调，只要在设计锁相环时，使它锁定在FSK的一个载频上此时对应的环路滤波器输出电压为零，而对另一载频失锁，则对应的环路滤波器输出电压不为零，那末在锁相环路滤波器输出端就可以获得原基带信号的信息。? 2、分析BPSK调制解调原理。 调制原理是：基带信号先经过差分编码得到相对码，再根据相对码进行绝对调相， 即将相对码的1电平和0电平信号分别与256K载波及256K反相载波相乘，叠加后得到DBPSK 调制输出。?

基于FPGA的QPSK调制解调电路设计与实现

基于FPGA的QPSK调制解调电路设计与实现数字调制信号又称为键控信号,调制过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制,最基本的方法有3种:正交幅度调制(QAM)、频移键控(FSK)、相移键控(PSK).根据所处理的基带信号的进制不同分为二进制和多进制调制(M进制).多进制数字调制与二进制相比,其频谱利用率更高.其中QPSK(即4PSK)是MPSK(多进制相移键控)中应用最广泛的一种调制方式。 1 QPSK简介 QPSK信号有00、01、10、11四种状态。所以,对输入的二进制序列,首先必须分组,每两位码元一组。然后根据组合情况,用载波的四种相位表征它们。QPSK信号实际上是两路正交双边带信号, 可由图1所示方法产生。 QPSK信号是两个正交的2PSK信号的合成,所以可仿照2PSK信号的相平解调法,用两个正交的相干载波分别检测A和B两个分量,然后还原成串行二进制数字信号,即可完成QPSK信号的解调,解调过程如图2所示。

图1 QPSK信号调制原理图 图2 QPSK信号解调原理图 2 QPSK调制电路的FPGA实现及仿真 2.1基于FPGA的QPSK调制电路方框图 基带信号通过串/并转换器得到2位并行信号,,四选一开关根据该数据,选择载波对应的相位进行输出,即得到调制信号,调制框图如图3所示。 图3 QPSK调制电路框图 系统顶层框图如下

图中输入信号clk为调制模块时钟，start为调制模块的使能信号，x为基带信号，y是qpsk调制信号的输出端，carrier【3..0】为4种不同相位的载波，其相位非别为0、90、180、270度，锁相环模块用来进行相位调节，用来模拟通信系统中发送时钟与接收时钟的不同步start1为解调模块的使能信号。y2为解调信号的输出端。 2.2调制电路VHDL程序 程序说明

QPSK调制解调完整程序(配有自己的注释)

QPSK调制解调完整程序（配有注释） clc; clear all; %假定接收端已经实现载波同步，位同步（盲信号解调重点要解决的问题：载波同步（costas环（未见到相关代码）），位同步（Gardner算法（未见相关代码）），帧同步） % carrier frequency for modulation and demodulation fc=5e6; %QPSK transmitter data=5000 ; %码数率为5MHZ %原码个数 rand_data=randn(1,5000); for i=1:data if rand_data(i)>=0.5 rand_data(i)=1; else rand_data(i)=0; end end %seriel to parallel %同时单极性码转为双极性码 for i=1:data if rem(i,2)==1 if rand_data(i)==1 I(i)=1; I(i+1)=1; else I(i)=-1; I(i+1)=-1; end else if rand_data(i)==1 Q(i-1)=1; Q(i)=1; else Q(i-1)=-1; Q(i)=-1; end end end % zero insertion ，此过程称为成形。成形的意思就是实现由消息到波形的转换，以便发射，脉冲成形应该是在基带调制之后。 zero=5; %sampling rate 25M HZ ,明白了，zero为过采样率。它等于采样率fs/码速率。

for i=1:zero*data % 采样点数目=过采样率*原码数目 if rem(i,zero)==1 Izero(i)=I(fix((i-1)/zero)+1); Qzero(i)=Q(fix((i-1)/zero)+1); else Izero(i)=0; Qzero(i)=0; end end %pulse shape filter，接着，将进行低通滤波，因为随着传输速率的增大，基带脉冲的频谱将变宽 %如果不滤波（如升余弦滤波）进行低通滤波，后面加载频的时候可能会出现困难。 %平方根升余弦滤波器 % psf=rcosfir(rf,n_t,rate,fs,'sqrt') rate:过采样率，rf:滚降因子，n_t:滤波器阶数，fs:采样率 %用在调制或发送之前，用在解调或接受之后，用来降低过采样符号流带宽并不引发ISI（码间串扰） NT=50; N=2*zero*NT; % =500 fs=25e6; rf=0.1; psf=rcosfir(rf,NT,zero,fs,'sqrt');% psf大小为500 Ipulse=conv(Izero,psf); Qpulse=conv(Qzero,psf); %为什么数字信号传输也要过采样，成形滤波？ %答：过采样的数字信号处理起来对低通滤波器的要求相对较低，如果不过采样，滤波的时候滤波器需要很陡峭，指标会很严格 %成形滤波的作用是保证采样点不失真。如果没有它，那信号在经过带限信道后，眼图张不开，ISI非常严重。成形滤波的位置在基带调制之后。 %因为经成形滤波后，信号的信息已经有所损失，这也是为避免ISI付出的代价。换句话说，成形滤波的位置在载波调制之前，仅挨着载波调制。 %即：（发送端）插值（采样）-成形-滤波（LPF)-加载频(载波调制)-加噪声至（接收端）乘本振-低通-定时抽取-判决。 %modulation for i=1:zero*data+N %采样点数目改变（因为卷积的缘故） t(i)=(i-1)/(fs); %这里因为假设载频与码速率大小相等，所以用载频fc 乘以过采样率=采样率。 Imod(i)=Ipulse(i)*sqrt(2)*cos(2*pi*fc*t(i)); Qmod(i)=Qpulse(i)*(-sqrt(2)*sin(2*pi*fc*t(i))); end sum=Imod+Qmod;

抽样定理和PCM调制解调实验报告

《通信原理》实验报告 实验一：抽样定理和PAM调制解调实验 系别：信息科学与工程学院 专业班级：通信工程1003班 学生姓名：陈威 同组学生：杨鑫 成绩： 指导教师：惠龙飞 （实验时间：2012 年 12 月 7 日——2012 年 12 月28日） 华中科技大学武昌分校

1、实验目的 1对电路的组成、波形和所测数据的分析，加深理解这种调制方法的优缺点。 2.通过脉冲幅度调制实验，使学生能加深理解脉冲幅度调制的原理。 2、实验器材 1、信号源模块 一块 2、①号模块 一块 3、60M 双踪示波器 一台 4、连接线 若干 3、实验原理 3.1基本原理 1、抽样定理 图3-1 抽样与恢复 2、脉冲振幅调制（PAM ） 所谓脉冲振幅调制，即是脉冲载波的幅度随输入信号变化的一种调制方式。如果脉冲载波是由冲激脉冲组成的，则前面所说的抽样定理，就是脉冲增幅调制的原理。 自然抽样 平顶抽样 ) (t m ) (t T

图3-3 自然抽样及平顶抽样波形 PAM方式有两种：自然抽样和平顶抽样。自然抽样又称为“曲顶”抽样，(t)的脉冲“顶部”是随m(t)变化的，即在顶部保持了m(t)变已抽样信号m s 化的规律（如图3-3所示）。平顶抽样所得的已抽样信号如图3-3所示，这里每一抽样脉冲的幅度正比于瞬时抽样值，但其形状都相同。在实际中，平顶抽样的PAM信号常常采用保持电路来实现，得到的脉冲为矩形脉冲。 四、实验步骤 1、将信号源模块、模块一固定到主机箱上面。双踪示波器，设置CH1通道为同步源。 2、观测PAM自然抽样波形。 （1）将信号源上S4设为“1010”，使“CLK1”输出32K时钟。 （2）将模块一上K1选到“自然”。 （3）关闭电源，连接 表3-1 抽样实验接线表 (5)用示波器观测信号源“2K同步正弦波”输出，调节W1改变输出信号幅度，使输出信号峰-峰值在1V左右。在PAMCLK处观察被抽样信号。CH1接PAMCLK（同步源），CH2接“自然抽样输出”（自然抽样PAM信号）。

qpsk调制解调——基于fpga

一实验概述 本实验包括：分频器设计、计数器设计、串行移位输出器设计、伪码发生器设计、QPSK I/Q调制器设计、QPSK I/Q解调器设计，基于选项法中频调制器设计并将其综合起来组成一个系统。 二实验仪器 计算机ALTER公司的Quartus8.0 EDA试验箱。 三EDA及实验工具简介 EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。从应用领域来看，EDA技术已经渗透到各行各业，如上文所说，包括在机械、电子、通信、航空航航天、化工、矿产、生物、医学、军事等各个领域，都有EDA应用。 quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Altera quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字

系统设计者的欢迎。 四 实验步骤及实验模块参数 （一）设计一个分频器，要求29 分频。 （二）设计计数器，计数值16。 （三）设计串行移位输出器，移位级数14。 (四）设计伪码发生器，伪码产生的数据数率要8Kb/s ，特征方程13 59+++x x x 。 （五）设计QPSK I/Q 调制器，调制载波288KHZ ，基带速率576KHZ ，系统时 钟4068KHZ 。 （六）设计QPSK I/Q 解调器，调制载波576KHZ ，基带速率288KHZ ，系统时钟4068KHZ 。 （七）设计选项法中频调制，调制载波是基带载波的16倍。 （八）设计中频调制对应的解调器，解调出I/Q 两路信号，并合成原始信号。 （九）系统综合，用模块构建整个系统，实现调制解调功能。 实验项目设计要求： 利用自己前列试验项目设计结果，构建如下框图所示的调制、解调系统。完成对下述系统的构建、调试、仿真，使之达到运行正确。 D

QPSK调制解调的simulink仿真

QPSK 调制解调的simulink 仿真与性能分析 一、 设计目的和意义 学会使用MATLAB 中的simulink 仿真软件，了解其各种模块的功能，用simulink 实现QPSK 的调制和仿真过程，得到调制信号经高斯白噪声信道，再通过解调恢复原始信号，绘制出调制前后的频谱图，分析QPSK 在高斯信道中的性能，计算传输过程中的误码率。通过此次设计，在仿真中形象的感受到QPSK 的调制和解调过程，有利于深入了解QPSK 的原理。同时掌握了simulink 的使用，增强了我们学习通信的兴趣，培养通信系统的仿真建模能力。 二、 设计原理 （一）QPSK 星座图 QPSK 是Quadrature Phase Shift Keying 的简称，意为正交移相键控，是数字调制的 一种方式。它规定了四种载波相位，分别为0, 2π, π,32π (或者4 π，34π，54π，74π)，星座图如图1（a ）、（b ）所示。 图1 QPSK 星座图 （二）QPSK 的调制 因为输入信息是二进制序列，所以需要将二进制数据变换成四进制数据，才能和四进制的载波相位配合起来。采取的办法是将二进制数字序列中每两个序列分成一组，共四种组合（00,01,10,11），每一组称为双比特码元。每一个双比特码元是由两位二进制 （a ） （b ）

信息比特组成，它们分别代表四进制四个符号中的一个符号。QPSK 每次调制可传输两个信息比特。图2的（a ）、(b)、(c)原理框图即为QPSK 的三种调制方式，本次课程设计主要采用的是正交调制方式。 （三）QPSK 的解调 QPSK 信号可以用两个正交的载波信号实现相干解调，它的相干解调器如图3所示，正交路分别设置两个匹配滤波器，得到I （t ）和Q （t ），经电平判决和并转串即可恢复出原始信息。 （a ）正交调制法 （b ）相位选择法 （c ）脉冲插入法 图2 QPSK 的主要调制方式

通信原理2DPSK调制与解调实验报告

通信原理课程设计报告

一. 2DPSK基本原理 1.2DPSK信号原理 2DPSK方式即是利用前后相邻码元的相对相位值去表示数字信息的一种方式。现假设用Φ表示本码元初相与前一码元初相之差，并规定：Φ＝0表示0码，Φ＝π表示1码。则数字信息序列与2DPSK信号的码元相位关系可举例表示如2PSK信号是用载波的不同相位直接去表示相应的数字信号而得出的，在接收端只能采用相干解调，它的时域波形图如图2.1所示。 图1.1 2DPSK信号 在这种绝对移相方式中，发送端是采用某一个相位作为基准，所以在系统接收端也必须采用相同的基准相位。如果基准相位发生变化，则在接收端回复的信号将与发送的数字信息完全相反。所以在实际过程中一般不采用绝对移相方式，而采用相对移相方式。 定义?Φ为本码元初相与前一码元初相之差，假设： ?Φ=0→数字信息“0”； ?Φ=π→数字信息“1”。 则数字信息序列与2DPSK信号的码元相位关系可举例表示如下： 数字信息： 1 0 1 1 0 1 1 1 0 1

DPSK信号相位：0 π π 0 π π 0 π 0 0 π 或：π 0 0 π 0 0 π 0 π π 0 2. 2DPSK信号的调制原理 一般来说，2DPSK信号有两种调试方法，即模拟调制法和键控法。2DPSK 信号的的模拟调制法框图如图1.2.1所示，其中码变换的过程为将输入的单极性不归零码转换为双极性不归零码。 图1.2.1 模拟调制法 2DPSK信号的的键控调制法框图如图1.2.2所示，其中码变换的过程为将输入的基带信号差分，即变为它的相对码。选相开关作用为当输入为数字信息“0”时接相位0，当输入数字信息为“1”时接pi。 图1.2.2 键控法调制原理图 码变换相乘 载波 s(t)e o(t)

通信原理实验 QPSK调制解调实验

HUNAN UNIVERSITY 课程实验报告 题目：十QPSK调制解调实验 指导教师： 学生姓名： 学生学号： 专业班级：

实验10 QPSK调制解调实验 一、实验目的 1. 掌握QPSK调制解调的工作原理及性能要求；了解IQ调制解调原理及特性 2. 进行QPSK调制、解调实验，掌握电路调整测试方法了解载波在QPSK相干及非相干时的解调特性 二、实验原理 1、QPSK调制原理 QPSK又叫四相绝对相移调制，它是一种正交相移键控。QPSK利用载波的四种不同相位来表征数字信息。由于每一种载波相位代表两个比特信息，因此，对于输入的二进制数字序列应该先进行分组，将每两个比特编为一组，然后用四种不同的载波相位来表征。 用调相法产生QPSK调制原理框图如图所示，QPSK的调制器可以看作是由两个BPSK调 制器构成，输入的串行二进制信息序列经过串行变换，变成两路速率减半的序列，电平发生器分别产生双极性的二电平信号I（t）和Q（t），然后对Acosωt和Asinωt进行调制，相 加后即可得到QPSK信号。 二进制码经串并变换后的码型如图所示，一路为单数码元，另外一路为偶数码元，这两个支路互为正交，一个称为同相支路，即I支路；另外一路称为正交支路，即Q支路

2、QPSK解调原理 由于QPSK可以看作是两个正交2PSK信号的合成，故它可以采用与2PSK信号类似的解调方法进行解调，即由两个2PSK信号相干解调器构成，其原理框图如图 三、实验步骤 在实验箱上正确安装基带成形模块（以下简称基带模块）、IQ调制解调模块（以下简称IQ模块）、码元再生模块（以下简称再生模块）和PSK载波恢复模块。 1、QPSK调制实验 a、关闭实验箱总电源，用台阶插座线完成连接 * 检查连线是否正确，检查无误后打开电源。 b、按基带成形模块上“选择”键，选择QPSK模式（QPSK指示灯亮）。 c、用示波器观察基带模块上“NRZ-I,I-OUT,NRZ-Q,Q-OUT”的信号;并分别与“NRZ IN”信号进行对比，观察串并转换情况。 NRZ-I 与NRZ IN I-OUT与NRZ IN NRZ-Q 与NRZ IN Q-OUT与NRZ IN d、观测IQ调制信号矢量图。

qpsk调制解调——基于fpga

一 实验概述 本实验包括：分频器设计、计数器设计、串行移位输出器设计、伪码发生器设计、QPSK I/Q 调制器设计、QPSK I/Q 解调器设计，基于选项法中频调制器设计并将其综合起来组成一个系统。 二 实验仪器 计算机ALTER 公司的Quartus8.0 EDA 试验箱。 三 EDA 及实验工具简介 EDA 技术就是以计算机为工具，设计者在EDA 软件平台上，用硬件描述语言VHDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA 技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。从应用领域来看，EDA 技术已经渗透到各行各业，如上文所说，包括在机械、电子、通信、航空航航天、化工、矿产、生物、医学、军事等各个领域，都有EDA 应用。 quartus II 是Altera 公司的综合性PLD 开发软件，支持原理图、VHDL 、VerilogHDL 以及AHDL （Altera Hardware Description Language ）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD 设计流程。quartus II 可以在XP 、Linux 以及Unix 上使用，除了可以使用Tcl 脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Altera quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。 四 实验步骤及实验模块参数 （一）设计一个分频器，要求29 分频。 （二）设计计数器，计数值16。 （三）设计串行移位输出器，移位级数14。 (四）设计伪码发生器，伪码产生的数据数率要8Kb/s ，特征方程13 59+++x x x 。 （五）设计QPSK I/Q 调制器，调制载波288KHZ ，基带速率576KHZ ，系统时 钟4068KHZ 。 （六）设计QPSK I/Q 解调器，调制载波576KHZ ，基带速率288KHZ ，系统时钟4068KHZ 。 （七）设计选项法中频调制，调制载波是基带载波的16倍。 （八）设计中频调制对应的解调器，解调出I/Q 两路信号，并合成原始信号。 （九）系统综合，用模块构建整个系统，实现调制解调功能。

BPSK和QPSK调制解调原理及MATLAB程序

2.1 PSK调制方式 PSK原理介绍（以2-PSK为例） 移相键控(PSK)又称为数字相位调制,二进制移相键控记作2PSK。绝对相移是利用载波的相位(指初相)直接表示数字信号的相移方式。二进制相移键控中,通常用相位0 和π来分别表示“0”或“1”。2PSK 已调信号的时域表达式为s2psk(t)=s(t)cosωct, 2PSK移相键控中的基带信号与频移键控和幅度键控是有区别的,频移键控和幅度键控为单极性非归零矩形脉冲序列,移相键控为为双极性数字基带信号,就模拟调制法而言,与产生2ASK 信号的方法比较,只是对s(t)要求不同,因此2PSK 信号可以看作是双极性基带信号作用下的DSB 调幅信号。 在二进制数字调制中，当正弦载波的相位随二进制数字基带信号离散变化时，则产生二进制移相键控(2PSK)信号。通常用已调信号载波的 0°和 180°分别表示二进制数字基带信号的 1 和 0。二进制移相键控信号的时域表达式为 e2PSK(t)=[ n n a g(t-nT s)]cosw c t 其中, an与2ASK和2FSK时的不同，在2PSK调制中，an应选择双极性。 1, 发送概率为P an= -1, 发送概率为1-P 若g(t)是脉宽为Ts, 高度为1的矩形脉冲时，则有 cosωct, 发送概率为P e2PSK(t)= -cosωct, 发送概率为1-P 由上式(6.2-28)可看出，当发送二进制符号1时，已调信号e2PSK(t)取0°相位，发送二进制符号0时，e2PSK(t)取180°相位。若用φn表示第n个符号的绝对相位，则有 0°, 发送 1 符号 φn= 180°, 发送 0 符号 由于在2PSK信号的载波恢复过程中存在着180°的相位模糊，所以2PSK信

基于FPGA的QPSK调制解调电路设计与实现

基于FPGA的QPSK调制解调电路设计与实现 数字调制信号又称为键控信号,调制过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制,最基本的方法有3种:正交幅度调制(QAM)、频移键控(FSK)、相移键控(PSK).根据所处理的基带信号的进制不同分为二进制和多进制调制(M进制).多进制数字调制与二进制相比,其频谱利用率更高.其中QPSK(即4PSK)是MPSK(多进制相移键控)中应用最广泛的一种调制方式。 1 QPSK简介 QPSK信号有00、01、10、11四种状态。所以,对输入的二进制序列,首先必须分组,每两位码元一组。然后根据组合情况,用载波的四种相位表征它们。QPSK信号实际上是两路正交双边带信号, 可由图1所示方法产生。 QPSK信号是两个正交的2PSK信号的合成,所以可仿照2PSK信号的相平解调法,用两个正交的相干载波分别检测A和B两个分量,然后还原成串行二进制数字信号,即可完成QPSK信号的解调,解调过程如图2所示。

图1 QPSK 信号调制原理图 图2 QPSK 信号解调原理图 2 QPSK 调制电路的FPGA 实现及仿真 2.1基于FPGA 的QPSK 调制电路方框图 基带信号通过串/并转换器得到2位并行信号,,四选一开关根据该数据,选择载波对应的相位进行输出,即得到调制信号,调制框图如图3所示。 基带信号clk start 串/并转换四选一开关 分 频 0°90°180°270° 调制信号 FPGA 图3 QPSK 调制电路框图 系统顶层框图如下

图中输入信号clk为调制模块时钟，start为调制模块的使能信号，x为基带信号，y是qpsk调制信号的输出端，carrier【3..0】为4种不同相位的载波，其相位非别为0、90、180、270度，锁相环模块用来进行相位调节，用来模拟通信系统中发送时钟与接收时钟的不同步start1为解调模块的使能信号。y2为解调信号的输出端。 2.2调制电路VHDL程序 程序说明 信号yy 载波相位载波波形载波符号 “00”0°f3 “01”90°f2 “10”180°f1 “11”270°f0

QPSK调制解调完整程序(配有自己的注释)知识分享

Q P S K调制解调完整程序(配有自己的注释)

QPSK调制解调完整程序（配有注释） clc; clear all; %假定接收端已经实现载波同步，位同步（盲信号解调重点要解决的问题：载波同步（costas环（未见到相关代码）），位同步（Gardner算法（未见相关代码）），帧同步） % carrier frequency for modulation and demodulation fc=5e6; %QPSK transmitter data=5000 ; %码数率为5MHZ %原码个数 rand_data=randn(1,5000); for i=1:data if rand_data(i)>=0.5 rand_data(i)=1; else rand_data(i)=0; end end %seriel to parallel %同时单极性码转为双极性码 for i=1:data if rem(i,2)==1 if rand_data(i)==1 I(i)=1; I(i+1)=1; else I(i)=-1; I(i+1)=-1; end else if rand_data(i)==1 Q(i-1)=1; Q(i)=1; else Q(i-1)=-1; Q(i)=-1; end

end end % zero insertion ，此过程称为成形。成形的意思就是实现由消息到波形的转换，以便发射，脉冲成形应该是在基带调制之后。 zero=5; %sampling rate 25M HZ ,明白了，zero为过采样率。它等于采样率fs/码速率。 for i=1:zero*data % 采样点数目=过采样率*原码数目 if rem(i,zero)==1 Izero(i)=I(fix((i-1)/zero)+1); Qzero(i)=Q(fix((i-1)/zero)+1); else Izero(i)=0; Qzero(i)=0; end end %pulse shape filter，接着，将进行低通滤波，因为随着传输速率的增大，基带脉冲的频谱将变宽 %如果不滤波（如升余弦滤波）进行低通滤波，后面加载频的时候可能会出现困难。 %平方根升余弦滤波器 % psf=rcosfir(rf,n_t,rate,fs,'sqrt') rate:过采样率，rf:滚降因子，n_t:滤波器阶数，fs:采样率 %用在调制或发送之前，用在解调或接受之后，用来降低过采样符号流带宽并不引发ISI（码间串扰） NT=50; N=2*zero*NT; % =500 fs=25e6; rf=0.1; psf=rcosfir(rf,NT,zero,fs,'sqrt');% psf大小为500

通信原理2DPSK调制与解调实验报告

通信原理课程设计报告 一. 2DPSK基本原理 1.2DPSK信号原理 2DPSK方式即是利用前后相邻码元的相对相位值去表示数字信息的一种方式。现假设用Φ表示本码元初相与前一码元初相之差，并规定：Φ＝0表示0码，

Φ＝π表示1码。则数字信息序列与2DPSK信号的码元相位关系可举例表示如2PSK信号是用载波的不同相位直接去表示相应的数字信号而得出的，在接收端只能采用相干解调，它的时域波形图如图2.1所示。 图1.1 2DPSK信号 在这种绝对移相方式中，发送端是采用某一个相位作为基准，所以在系统接收端也必须采用相同的基准相位。如果基准相位发生变化，则在接收端回复的信号将与发送的数字信息完全相反。所以在实际过程中一般不采用绝对移相方式，而采用相对移相方式。 定义?Φ为本码元初相与前一码元初相之差，假设： ?Φ=0→数字信息“0”； ?Φ=π→数字信息“1”。 则数字信息序列与2DPSK信号的码元相位关系可举例表示如下： 数字信息： 1 0 1 1 0 1 1 1 0 1 DPSK信号相位：0 π π 0 π π 0 π 0 0 π 或：π 0 0 π 0 0 π 0 π π 0 2. 2DPSK信号的调制原理 一般来说，2DPSK信号有两种调试方法，即模拟调制法和键控法。2DPSK 信号的的模拟调制法框图如图1.2.1所示，其中码变换的过程为将输入的单极性不归零码转换为双极性不归零码。

图1.2.1 模拟调制法 2DPSK信号的的键控调制法框图如图1.2.2所示，其中码变换的过程为将输入的基带信号差分，即变为它的相对码。选相开关作用为当输入为数字信息“0”时接相位0，当输入数字信息为“1”时接pi。 图1.2.2 键控法调制原理图 3. 2DPSK信号的解调原理 2DPSK信号最常用的解调方法有两种，一种是极性比较和码变换法，另一种是差分相干解调法。 (1) 2DPSK信号解调的极性比较法 它的原理是2DPSK信号先经过带通滤波器，去除调制信号频带以外的在信道中混入的噪声，再与本地载波相乘，去掉调制信号中的载波成分，再经过低通滤波器去除高频成分，得到包含基带信号的低频信号，将其送入抽样判决器中进行抽样判决的到基带信号的差分码，再经过逆差分器，就得到了基带信号。它的原理框图如图1.3.1所示。 码变换相乘 载波 s(t)e o(t) 相乘器低通滤波器抽样判决器2DPSK 带通滤波器 延迟T

论文 基于FPGA的QPSK解调器的设计与实现

基于FPGA 的QPSK 解调器的设计与实现 Design and Realization of QPSK Demodulation Based on FPGA Technique 赵海潮（Zhao ，Haichao ） 周荣花（Zhou ，Ronghua ） 沈业兵（Shen ，Yebing ） 北京理工大学 （北京 100081） 摘要：根据软件无线电的思想，用可编程器件FPGA 实现了QPSK 解调，采用带通采样技术对中频为70MHz 的调制信号采样，通过对采样后的频谱进行分析，用相干解调方案实现了全数字解调。整个设计基于XILINX 公司的ISE 开发平台，并用Virtex-II 系列FPGA 实现。用FPGA 实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。 关键词：QPSK ；FPGA ；软件无线电；带通采样 中图分类号：TN91 文献标识码：A Abstract ： This paper describes the design of QPSK demodulator based on the Xilinx's FPGA device. It is in accord with software radio, bandpass sampling and coherent demodulation techniques are used in the demodulation, and also make analysis with the spectrum. key words ： QPSK ；FPGA ；software radio ；bandpass sampling 1、引言 四相相移键控信号简称“QPSK ”。它分为绝对相移和相对相移两种。由于绝对移相方式存在相位模糊问题，所以在实际中主要采用相对移相方式QDPSK 。它具有一系列独特的优点，目前已经广泛应用于无线通信中，成为现代通信中一种十分重要的调制解调方式。FPGA 器件是八十年代中期出现的一种新概念,是倍受现代数字系统设计工程师欢迎的新一代系统设计方式。FPGA 器件可反复编程，重复使用，没有前期投资风险，且可以在开发系统中直接进行系统仿真，也没有工艺实现的损耗。因此在小批量的产品开发、研究场合，成本很低。 本文按照软件无线电的设计思想，先进行计算机模拟仿真，具体实现中充分利用FPGA 的特点，并通过带通采样技术，成功的实现了对70MHz 中频QPSK 信号的解调。 2、解调器的设计与实现 在全数字实现QDPSK 解调的过程中，与AD 接口的前端需要很高的处理速度，但是这些处理的算法又比较简单，FPGA 器件独特的并行实时处理的特点刚好可以在这里得到体现，因此，ADC 以后的数字信号处理全部由FPGA 来实现。考虑到QDPSK 相干检测比差分检测有 2.3dB 功率增益，选择用相干解调算法实现解调。解调方框图如下： 图1解调框图 本文采用的解调方案是将AD 量化得到的数字信号)(n x 与NCO 产生的一对相互正交的本

实验九 QPSK调制与解调

实验九、QPSK 、QDPSK 调制与解调 一、实验目的 1、掌握QPSK 调制与解调的基本原理及实现方法。 2、掌握QDPSK 调制与解调的基本原理及实现方法。 3、分析QPSK 、QDPSK 系统的有效性和可靠性。 二、实验原理 为提高通信的有效性，最常用的办法的是采用多进制的数字调制。MPSK 和MDPSK 就是多进制的数字相移键控即多相制信号，前者称为多进制绝对相移键控，后者称为多进制相对（差分）相移键控，它们都用M 个相位不同的载波来表示M 个不同的符号。一般来说，有n M 2=，因此，一个符号可以代表n bit 的二进制码元。 1、QPSK 信号分析 QPSK （Quadrature Phase Shift Keying ，正交相移键控）又叫四相绝对相移键控（4PSK ），它利用载波的四种不同相位来表征数字信息。由于每一种载波相位代表2bit 信息，故每个四进制符号又被称为双比特码元。把组成双比特码元的前一信息比特记为a 码，后一信息比特记为b 码，为使接收端误码率最小化，双比特码元（a ，b ）通常按格雷码（Gray code ）方式排列，即任意两个相邻的双比特码元之间只有一个比特发生变化。图9.1给出了双比特码元（a ，b ）与载波相位的对应关系，其中图（a ）表示A 方式，图（b ）表示B 方式。 图9.1 QPSK 信号相位矢量图 （a ）A 方式（2/π系统） （b ）B 方式（4/π系统）

根据相位矢量图，得到双比特码元与载波相位之间的对应关系，如表9.1所示。 A 方式的QPSK 信号可表示为 )2 cos()cos()(πωθωn t t t s c n c +=+=，3 ,2 ,1 ,0=n B 方式的QPSK 信号可表示为 )4 1 2cos()cos()(πωθω++ =+=n t t t s c n c ，3 ,2 ,1 ,0=n 由于QPSK 信号普遍采用正交调制（又称IQ 调制）法产生，故QPSK 信号统一表示为 t Q t I t t s c c n c ωωθωsin cos )cos()(?-?=+= 这样，将a 码送入I 路，b 码送入Q 路，然后将I 路信号与载波t c ωcos 相乘，Q 路信号与正交载波t c ωsin 相乘，之后通过加法器相加，即可得到QPSK 信号。 2、QPSK 调制 以B 方式为例，QPSK 信号的产生方法有两种：一是正交调制法，二是相位选择法。 （1）正交调制(IQ 调制)法 二进制调相信号通常采用键控法，而多进制调相信号普遍采用IQ 调制法产生。正交调制法产生QPSK 信号的原理框图如图9.2所示，它可以看成由两个2PSK 调制器构成，上支路将a 码与余弦载波相乘，下支路将b 码与余弦载波相乘，这样产生载波相互正交的两路2PSK 信号，再将这两路信号相加，通过矢量合成便是QPSK 信号。 图9.2 正交调制法产生QPSK 信号 （a ）原理框图 （b ）矢量合成原理 图中输入的数字基带信号)(t A 是二进制的单极性不归零码，通过“串/并变换”电路变成并行的两路码元a 和b 后，其每个码元的传输时间是输入码元的2倍，且单极性信号将变为双极性信号。其变换关系式将“1”变为“+1”、“0”变为“-1”。“串/并变换”过程如图9.3所示，图中0、1、2等表示为二进制基带码元的序号。 从电路实现的角度看，串并变换实现了双比特码元和I 、Q 两路信号幅度之间的映射，如表9.2所示。IQ 信号幅度只有2种取值，设为2/1是为了保证输出QPSK 信号幅度为1。 ) 1(a )0(a ) 1(b ) 0(b ) 1 ,1() 0 ,0() 0 ,1() 1 ,0(

QPSK调制解调

QPSK 即4PSK ，正交相移调制。 在看QPSK 之前，先看一下通信系统的调制解调的过程 为了方便分析，先假设这里是理想信道，没有噪声，接收端已经载波同步，位同步。 调制后的信号数学模型为：cos()c A w t φ+ 上述的x(t)被调制到了A,?上。 如果调制信息在A 上，就是调幅，如果调制信息在φ上，就是调相。 QPSK 正是通过调整φ的变化，来传输信息。φ分别取45135225,315????，，4个相位表示00，01，10，11表示4个信息，调制后的信号表达式为： cos(45),00cos(135),01()cos(225),10 cos(315),11c c c c A w t x A w t x s t A w t x A w t x ?????+=?+=?=?+=??+=? (cos cos 45sin sin 45),00(cos cos135sin sin135),01()(cos cos 225sin sin 225),10 (cos cos315sin sin 315),11c c c c c c c c A w t w t x A w t w t x s t A w t w t x A w t w t x ?????????-=?-=?=?-=??-=? sin ),00cos sin ),01()cos sin ),10sin ),11c c c c c c c c w t w t x w t w t x s t w t w t x w t w t x -=-+==--=+= 这样的话，我们调制任何一个信号，都可以转化为调制在同一时刻的两路上的幅度调制后再相加合并为一路输出，而调制模型cos()c A w t φ+中任意的A 和φ，根据正交分解的原理，又可以分解到两个相互正交个坐标轴上，这就是星座映射、IQ 分路的本质原理。又由于cos()sin()c jw t c c e w t j w t =+，所有我们又经常把需要IQ 分路的调制用c jw t e 这样的复数来表示，也经常说IQ 分别是实部，虚部。当然这么说是不准确的，IQ 两路就是同相和正交，而且默认的调制模型是cos()c A w t φ+，以上才成立。

PSK调制解调实验报告范文

PSK调制解调实验报告范文 一、实验目的 1. 掌握二相绝对码与相对码的码变换方法； 2. 掌握二相相位键控调制解调的工作原理及性能测试； 3. 学习二相相位调制、解调硬件实现，掌握电路调整测试方法。 二、实验仪器 1．时钟与基带数据发生模块，位号：G 2．PSK 调制模块，位号A 3．PSK 解调模块，位号C 4．噪声模块，位号B 5．复接/解复接、同步技术模块，位号I 6．20M 双踪示波器1 台 7．小平口螺丝刀1 只 8．频率计1 台（选用） 9．信号连接线4 根 三、实验原理 相位键控调制在数字通信系统中是一种极重要的调制方式，它具有优良的抗干扰噪声性能及较高的频带利用率。在相同的信噪比条件下，可获得比其他调制方式（例如：ASK、FSK）更低的误码率，因而广泛应用在实际通信系统中。本实验箱采用相位选择法实现相位调制（二进制），绝对移相键控（PSK 或CPSK）是用输入的基带信号（绝对码）选择开关通断控制载波相位的变化来实现。相对移相键控

（DPSK）采用绝对码与相对码变换后，用相对码控制选择开关通断来实现。 （一）PSK 调制电路工作原理 二相相位键控的载波为1.024MHz，数字基带信号有32Kb/s 伪随机码、及其相对码、32KHz 方波、外加数字信号等。相位键控调制解调电原理框图，如图6-1 所示。 1．载波倒相器 模拟信号的倒相通常采用运放来实现。来自1.024MHz 载波信号输入到运放的反相输入端，在输出端即可得到一个反相的载波信号，即π相载波信号。为了使0 相载波与π相载波的幅度相等，在电路中加了电位器37W01 和37W02 调节。 2．模拟开关相乘器 对载波的相移键控是用模拟开关电路实现的。0 相载波与π相载波分别加到模拟开关A：CD4066 的输入端（1 脚）、模拟开关B：CD4066 的输入端（11 脚），在数字基带信号的信码中，它的正极性加到模拟开关A 的输入控制端（13 脚），它反极性加到模拟开关B 的输入控制端（12 脚）。用来控制两个同频反相载波的通断。当信码为“1”码时，模拟开关 A 的输入控制端为高电平，模拟开关A 导通，输出0 相载波，而模拟开关 B 的输入控制端为低电平，模拟开关B 截止。反之，当信码为“0”码时，模拟开关A 的输入控制端为低电平，模拟开关A 截止。而模拟开关B 的输入控制端却为高电平，模拟开关B 导通。输