采用折叠式结构的两级全差分运算放大器的设计

目录

1. 设计指标 (1)

2. 运算放大器主体结构的选择 (1)

3. 共模反馈电路（CMFB）的选择 (1)

4. 运算放大器设计策略 (2)

5. 手工设计过程 (2)

5.1 运算放大器参数的确定 (2)

5.1.1 补偿电容Cc和调零电阻的确定 (2)

5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3)

5.1.3 确定M1和M2的宽长比 (3)

5.1.4确定M5、M6的宽长比 (3)

5.1.5 确定M7、M8、M9和M10宽长比 (3)

5.1.6 确定M3和M4宽长比 (3)

5.1.7 确定M11、M12、M13和M14的宽长比 (4)

5.1.8 确定偏置电压 (4)

5.2 CMFB参数的确定 (4)

6. HSPICE仿真 (5)

6.1 直流参数仿真 (5)

6.1.1共模输入电压范围（ICMR） (5)

6.1.2 输出电压范围测试 (6)

6.2 交流参数仿真 (6)

6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6)

6.2.2 共模抑制比（CMRR）的仿真 (7)

6.2.3电源抑制比（PSRR）的仿真 (8)

6.2.4输出阻抗仿真 (9)

6.3瞬态参数仿真 (10)

6.3.1 转换速率（SR） (10)

6.3.2 输入正弦信号的仿真 (11)

7. 设计总结 (11)

附录（整体电路的网表文件） (12)

采用折叠式结构的两级全差分运算放大器的设计

1. 设计指标

5000/ 2.5 2.551010/21~22v DD SS L

out dias A V V V V V V GB MHz

C pF

SR V s

V V ICMR V P mW

μ>==?==

>=±=?≤的范围

2. 运算放大器主体结构的选择

图1 折叠式共源共栅两级运算放大器

运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒

式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。

由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。

为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！

另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。

3. 共模反馈电路（CMFB ）的选择

由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端

的共模电平。

CMFB的实现有连续时间方法和开关电容方法。本文采用连续时间方法, 如图2所示, 共模采样端输出共模电平通过2个相等的电阻R采样。为了稳定CMFB反馈电路，在两个电阻端额外并联两个较小的电容，这种结构能确保在一个很大电压范围内会有全平衡输出。V ref 是共模参考电平, 这个电路和MF0 ~ MF4 共同构成一个闭环负反馈回路, 使共源输出级的共模电平近似等于V ref 。由于这两级电路的内部都是低阻抗节点, 因此可达到较大的开环单位增益带宽。一般情况下, 只要共模输入信号的带宽小于CMFB 的单位增益带宽就可保证电路共模电平稳定。

图2 共模反馈电路

4.运算放大器设计策略

在确定好了运算放大器的结构之后，先设计运放的主体结构，在确定好了运放的直流工作点后，再设计共模反馈电路。

1、根据给出的相位裕量值和负载大小先确定好补偿电容大小和调零电阻的大小。

2、根据转换速率和功耗大小确定好各输入级的尾电流大小和给支路电流大小。

3、由前面确定的电流大小、输入电压范围和输出电压范围以及单位增益带宽GB确定输入

级、输出级MOS管的跨导GM和过驱动电压。

4、根据过驱动电压和电流手工计算宽长比大小。

5、在驱动好了所有的运放参数后，用HSPICE软件仿真电路，修改参数，确定直流工作点

（保证所有的MOS管工作在饱和区）。

6、设计CMFB电路的参数，用HSPICE软件仿真CMFB电路的带宽和增益大小。

7、将CMFB与运放电路组合再仿真整体电路的各个参数并根据仿真结果修改参数。

5.手工设计过程

本设计采用的工艺模型如下：

.model NCH nmos vt0=0.7v kp=110u gamma=0.4 lambda=0.04 phi=0.7

.model PCH pmos vt0=-0.7v kp=50u gamma=0.57 lambda=0.05 phi=0.8

5.1 运算放大器参数的确定

5.1.1 补偿电容Cc和调零电阻的确定

由于电路采用的全差分结构，因此电路如图1所示是对称的结构，因此可以只需分析半边电路。

图1中电路的半边电路图中有四个极点，一个右边平面的零点，其中主极点在M3的漏极，次极点在M14的漏极。M9的漏极存在一个极点，但是由于处于NMOS共源共栅电流镜中，所以这个极点是同主机点合并的，所以这个极点可以忽略。另外在折叠点存在一个不能忽略的极点，因为由于M5和M6的存在，会引入比较大的电容，但与次极点相比较，由于次极点引入较大的负载电容，因此，折叠点的极点会比次极点更远离原点的位置，因此，本设计主要分析主极点、次极点和零点。

由于设计指标中的单位增益带宽GB≈gg mm1CCCC=>5MHZ，且PM=>60°，因此设零点Z≈gg mm14CCCC>10GB，为了达到60°的相位余量，则第二主极点|PP2|≈gg mm14CCCC>2.2GB≈2.2gg mm1CCCC，所以Cc>0.22CL，CL=10PF，所以取Cc=2.3PF

为了调节右边平面的零点位置，在引入了调零电阻后，零点变化为Z=1

CC CC（gggg14?1?RZ），

为了消除左边平面的极点P2，则1

CC CC（gggg14?1?RZ）=?gg mm14CCCC，即RR ZZ=CC CC+CC LL gg mm13CC CC，在确定好了gg gg14后就可以确定RZ大小。

5.1.2 确定输入级尾电流I0的大小和M0的宽长比

根据压摆率SR大小确定尾电流的大小，SR=?II0CC CC II DDDD13?II0CCCC?min,假定SR=II0CC CC，则SR>10V/μμs，则II0>23μμΑ，取II0=30μμΑ。令M0的过驱动电压VV DDDDDDDD(MM0)=0.4VV，则?WW CC?0=

2II MM0

KK NN VV DDDDDDDD(MM0)2(1+λλVV DDDD)=3.22

5.1.3 确定M1和M2的宽长比

因为GB≈gg mm1CCCC>5MMMM，因此gg gg1.2≥2π×5×2.3，又II1=0.5II0=15μμΑ且ICMR最小值为-1v,因此取gg gg1=100μμ，则VV DDDDDDDD(MM1.2)=0.3vv。考虑沟道长度调制效应和体效应，VV DDTT= VV DD0+γγ(?|2????+VV DDSS|??|2????|)，给M0留0.1V的电压余度，因此VV DDSS1=0.5VV，另外VV DDDD1.2取4V，所以VV DDTT1.2=0.8vv，所以?WW CC?1.2=2II MM0

KK NN VV DDDDDDDD(MM0)2(1+λλVV DDDD)=3。

5.1.4确定M5、M6的宽长比

由于ICMR最大值大于等于2V，则VV DDDD?|VV DDDD5.6|>VV II II MMDDII?VV DDTT1.2，所以|VV DDDD5.6|<1.3VV，取VV DDDDDDDD(MM5.6)=0.4VV，并给M5和M6留0.1v的余量，所以|VV DDDD5.6|=0.5V。

由于gg gg14>10gg gg1.2(右边平面零点大于10GB)，所以当M14和M1的过驱动电压一致时，则II14>10II1=150u，给II14取160μμΑ，又PP WW≤2mmmm，所以II总<400μμΑ，则II5.6<60μμΑ，给II5.6取40μμΑ的电流值，则?WW CC?5.6=10

5.1.5 确定M7、M8、M9和M10宽长比

由于gg gg14>10gg gg1.2，而M1和M2过驱动电压取为0.3v，因此M14过驱动电压也取0.3V，则M7、M9和M8、M10的漏源电压各取（0.3+0.7）/2=0.5V，流过M7、M8、M9和M10为25μμΑ，所以考虑沟道长度效应和衬底效应后，?WW CC?7.8.9.10=4.97

5.1.6 确定M3和M4宽长比

由于前面已经确定好了M5-M10的漏极电压，所以M3和M4的漏极电压值为2.5V，取M3和M4的过驱动电压值为0.3V，漏极电流为25μμΑ，在考虑衬底效应和沟道效应后，?WW CC?3.4=10。

5.1.7 确定M11、M12、M13和M14的宽长比

又前面可知，M12和M14的漏极电流取值为160μμΑ，M14过驱动电压为0.3V，漏源电压为2.5V，则?WW CC?12.14=70，给电流源M11、M13分配0.4V的过驱动电压，则?WW CC?11.13= 30。5.1.8 确定偏置电压

VV SS0=VV DDTT0+VV DDDDDDDD0+VV DDDD=0.7νν+0.4νν?2.5νν=?1.4νν

VV CCMMCCSS=VV DDTT5.6+VV DDDDDDDD5.6+VV dddd=2.5νν?(0.7νν+0.4νν)=1.4νν

VV SS2=VV DDTT3.4+VV DDDDDDDD3.4+VV DD3=2νν?(0.84νν+0.3νν)=0.86νν

VV SS3=VV DDTT7.8+VV DDDDDDDD7.8+VV DD7.8=0.8νν+0.3νν?2νν=?0.9νν

VV SS4=VV DDTT9.10+VV DDDDDDDD9.10+VV DDDD=0.7νν+0.3νν?2.5νν=?1.5νν

通过HSPICE软件仿真电路的直流工作点，发现有几个MOS管工作在线性区，这主要是由于还没有引入共模反馈电路，上下电流源不匹配，所以修改相应MOS管的参数后，保证了MOS管工作在饱和区，最后运算放大器的参数确定如下表一所以

MOS管宽度W(μm) 长度L(μm)

M0 3.22 1

M1、M2 3 1

M3、M4 9.87 1

M5、M6 4.97 1 M7、M8、M9、M10 10 1

M12、M14 16.52 1

M11、M13 11.1 1

表一运算放大器MOS管参数

5.2 CMFB参数的确定

CMFB电路如图2所示，输出端共模电压经过电阻R2和R3采样后，在MF1栅极得到的电压为V=VV OOOODDII?RR3RR2+RR3?+VV OOOODDOO?RR2RR2+RR3?，当R2=R3=R时，V=（VV OOOODDNN+VV OOOODDOO）

2，这个电压与MF2的栅级电压参考电压VV rrrrrr比较，将误差电压信号送到MF3的栅极再反馈到运放的M5和M6的栅极，来调节M5和M6的漏极电流，将误差电压转换为电流信号，使得VV OOOODDOO 和VV OOOODDII趋等于Vref。

为了稳定全差分运放输出共模电压，必须设计共模负反馈电路。在设计输出平衡的全差分运算放大器的时候，必须考虑到以下几点：

●共模负反馈的开环直流增益要求足够大，最好能够与差分开环直流增益相当；

●共模负反馈的单位增益带宽也要求足够大，最好接近差分单位增益带宽；

●为了确保共模负反馈的稳定，一般情况下要求进行共模回路补偿；

●共模信号检测器要求具有很好的线性特性；

●共模负反馈与差模信号无关，即使差模信号通路是关断的

为了降低CMFB的负载效应，R2和R3的阻值要很大，本设计取为1MΩ。电容尽量取小，为1PF。作为尾电流源的MF0，设置与运放的M0一样的参数，这样既可以用相同的偏

置电压，也便于版图的匹配，MF1和MF2也与M1、M2一样。至于PMOS管MF3和MF4连接成二极管的形式，漏源电压设置为-1.4V，最后参数设置如下表二所示：

MOS管宽度W(μm) 长度L(μm)

MF0 3.22 1

MF1、MF2 3 1

MF3、MF4 3.55 1

表二CMFB电路MOS管参数

6.HSPICE仿真

HSPICE 是电路模拟仿真的工具。其前身可追溯到1972年诞生于美国加利福尼亚大学伯克利分校的SPICE（Simulation Program with Integrated Circuit Emphasis）。HSPICE 可在直流到100GHz 的频率范围内对电路进行准确的仿真、分析及优化。其主要特征如下：

●极佳的收敛性。

●精确的模型。

●对模型及单元的电路优化，可同步优化多种参数。

●支持蒙特卡罗和最差情况分析。

●参数化单元的输入、输出及行为级代数描述。

●由于通过网表文件，使得各元件的参数值可以非常灵活的调整，从而对于分析电路，

考察指标以及调试电路都带来很大的方便。

本设计并没有采用PSPICE软件仿真，原因是pspice多用于板级电路仿真，hspice用于芯片级电路仿真，而且hspice在收敛性方面比PSPICE更好，大多数IC设计厂商都只提供支持HPSICE和cadence spectre软件的工艺库，所以采用HSPCIE仿真能获得更好的仿真效果。

6.1 直流参数仿真

6.1.1共模输入电压范围（ICMR）

图3 共模输入电压范围

共模输入电压范围在开环状态下测试，在两个信号输入端加共模电压，通过DC扫描输入电压-2.5v~2.5v，得到输出电压变化在0V电压附近的变化范围，取成线性变化的的范

围，可得输入共模电压范围-1V~2.5V。

6.1.2 输出电压范围测试

输出电压范围测试采用如下图所示的测试电路，

图4 输出电压范围测试电路

仿真时，应有R1=R3，R2=R4，R1≤R2，测试VOP的线性跟踪范围，即为输出动态范围。

图5 输出电压范围仿真结果

上图是差分输入电压从-2.5V~2.5V变化时，输出端得到的输出波形，下图是对输出波形进行微分，取微分值为5的直线范围，得到输出端电压动态范围是-2.13V~2.08V。

6.2 交流参数仿真

6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真

图6 全差分运放频率响应仿真电路

图7 频率响应曲线

从仿真波形图可知，开环电压增益达到104db，相位裕量为78°，单位增益带宽为

5.81MHZ。

6.2.2 共模抑制比（CMRR）的仿真

图8 共模抑制比仿真电路

图9 共模增益频率响应与CMRR

图9上图CMRR随频率变化的曲线，CMRR在低频为160db，下图为共模电压增益随频率变化的曲线，低频时为-55.2db，仿真进一步验证了，全差分有着很高的共模抑制比。6.2.3电源抑制比（PSRR）的仿真

图10 电源抑制比仿真电路

在电源电压VDD与VSS分别加一个交流小信号，可以得到电源电压的增益，与差模电压增益比较，就可以得到电源电压抑制比。

图11 电源VSS增益随频率变化曲线与PSRR-仿真曲线

图12 电源VDD增益随频率变化曲线与PSRR-仿真曲线由图11和图12可得到PSRR+和PSRR-的低频值，分别为144db和115db。

6.2.4输出阻抗仿真

将输入端接Vref电压，在输出端加幅值为1的交流电压小信号，得到的输出端电流值的倒数就为输出端阻抗。

图13 输出端阻抗的频率响应曲线

从仿真结果可以，输出端阻抗为35.8K

6.3瞬态参数仿真

6.3.1 转换速率（SR）

测试电路在闭环状态下，电路仿真时，在vinp，vinn端分别加上幅度相等，相位相反的阶跃大信号，并将vp,vn两节点，用".ic"语句固定在vcom电压上。

对电路进行TRAN分析，观察vop(or von)点波形，便可测试出电路的slew rate。

图14 转换速率仿真曲线

取信号在最小值和最大值的10%和90%时间的变化区域，得到SR+=4.99ν/μs，SR-

=5.15ν/μs。

6.3.2 输入正弦信号的仿真

仿真电路与测试转换速率电路一样，在闭环状态下，输入端输入差模幅值为1V的，

频率为1MHZ的正弦电压信号。得到如图14的波形图：

图15 正弦信号测试图

7.设计总结

经过多次调整参数后，运放的最终指标如下表三，从设计的指标上来看，基本上都达到了预先设计的指标。

Av 104db(>100000)

ICMR -1V~2.5V -

V out 2.13V~2.08V

Pias 2.158mw

CL 10PF

CMRR 160db

PSRR+/PSRR- 144db/115

输出阻抗Rout 32.8k

SR SR+=4.99ν/μs，SR-

=5.15ν/μs

VDD/VSS 2.5V/-25V

相位裕量(PM) 78°

表三运放达到的设计指标

本设计完全在独立自主的情况下历时一个多星期完成，期间查阅了大量文献和书籍资料，并且学习了HSPICE软件的使用，弥补了以前对运放很多模糊的知识点，经过本次设计，让本人受益匪浅。

另外，还有很多不足的地方，如在运放的功耗和转换速率上没有达到预期指标，这与本次选择的折叠式运放结构有关。另外在设计MOS管宽长比尺寸上，没有酌情考虑后端版图

的匹配设计，因此，以后的学习和研究还有很多学习和改进的地方！

附录（整体电路的网表文件）

******Folded cascode amplifier********

.title Folded cascode amplifier

.OPTIONS LIST NODE POST

.OPTION acout=0

******NMOS PMOS 模型******************

.model NCH nmos vt0=0.7v kp=110u gamma=0.4 lambda=0.04 phi=0.7

.model PCH pmos vt0=-0.7v kp=50u gamma=0.57 lambda=0.05 phi=0.8

**************参数赋值****************

.param L1=1u

.param W0=3.22u

.param W1=3u

.param W2=9.87u

.param W3=4.97u

.param W4=4.97u

.param W5=10u

.param W6=11.1u

.param W7=16.52u $OPA

.param W8=2u

.param W9=1u

.param W10=4u

.param W11=7.3u

.param W12=7.3u

.param W13=1.2u $BIAS

.param W14=14.6u

.param W15=7.5u

.param W16=3.55u $CMFB

.param Cc=2.3pf

.param CL=10pf

.param C0=1pf

.param RZ=9K $ 调零电阻

.param RCMFB=1000k

**************整体结构****************

***——————声明运放子电路——————**&vcmfb=1.4v out=0.0237 .subckt opamp vp vn outn outp vdd vss vref vb2 vb3 vb4 vb0

M0 1 vb0 vss vss NCH L=L1 W=W0

M1 2 VP 1 VSS NCH L=L1 W=W1

M2 3 VN 1 VSS NCH L=L1 W=W1

M3 4 vb2 2 VDD PCH L=L1 W=W2

M4 5 vb2 3 VDD PCH L=L1 W=W2

M5 2 18 VDD VDD PCH L=L1 W=W5 $栅端接共模反馈电路

M6 3 18 VDD VDD PCH L=L1 W=W5 $栅端接共模反馈电路

M7 4 vb3 6 VSS NCH L=L1 W=W3

M8 5 vb3 7 VSS NCH L=L1 W=W3

M9 6 vb4 VSS VSS NCH L=L1 W=W4

M10 7 vb4 VSS VSS NCH L=L1 W=W4

M11 OUTN vb0 VSS VSS NCH L=L1 W=W7

M12 OUTN 5 vdd vdd PCH L=L1 W=W6

M13 OUTP vb0 VSS VSS NCH L=L1 W=W7

M14 OUTP 4 VDD VDD PCH L=L1 W=W6

**——————补偿网络——————****

C1 8 OUTP Cc

C2 9 OUTN Cc

R1 4 8 RZ

R2 5 9 RZ

*——————负载电阻与电容——————*

CL1 OUTN GND CL

CL2 OUTP GND CL

*RL1 OUTN GND 50K

*RL2 OUTP GND 50K

*——————共模反馈电路——————**

MF0 20 vb0 VSS VSS NCH L=L1 W=W0

MF1 18 21 20 VSS NCH L=L1 W=W1

MF2 19 vref 20 VSS NCH L=L1 W=W1

MF3 18 18 VDD VDD PCH L=L1 W=W16

MF4 19 19 VDD VDD PCH L=L1 W=W16

C3 OUTN 21 C0

C4 OUTP 21 C0

R3 OUTN 21 RCMFB

R4 OUTP 21 RCMFB

.ends

**********偏置条件**********************

vdd vdd gnd 2.5v

vss vss gnd -2.5v

vref vref gnd 0.0101v

vb2 vb2 gnd 0.86v

vb3 vb3 gnd -0.9v

vb4 vb4 gnd -1.5v

vb0 vb0 gnd -1.4v

**********直流特性分析**************

X1 vin+ vin- X1OUTN X1OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真输出电压范围vcomX1 23 24 DC=0v

r5 23 vin+ 100K

r6 24 vin- 100k

r7 vin+ X1OUTN 1000K

r8 vin- X1OUTP 1000k

.dc vcomX1 -2.5v 2.5v 0.1v

.print V(X1.X1OUTP)

X2 vinX2+ vinX2+ X2OUTN X2OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $ 仿真共模输入电压范围vcomX2 vinX2+ gnd DC=0.0101v

*rX21 24 vinX2+ 100K

*rX22 24 vinX2- 100K

*rX23 vinX2+ X2OUTN 100K

*rX24 vinX2- X2OUTP 100K

.DC vcomX2 -3v 5v 0.1v

.probe V(*) I(*)

.print DC V(X2.X2OUTP)

**********交流特性分析*********************

X3 vin3+ vin3- X3OUTN X3OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真开环增益、相位

vac1 vin3+ gnd DC=0v ac=1,0

vac2 vin3- gnd dc=0v ac=1,180

.AC DEC 10 1 500meg

.print AC VDB(X3OUTP) VP(X3OUTP)

X4 vin4+ vin4- X4OUTN X4OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真共模抑制比

vac4 vx4 gnd dc=0v ac=1v,0

rx41 X4OUTN vin4+ 10k

rx42 X4OUTp vin4- 10k

rx43 vx4 vin4- 10k

rx44 vx4 vin4+ 10k

*.print p1=par(20*log10(v(X4OUTN)/v(vin4+)))

.print AC VDB(X4OUTP) VP(X4OUTP)

X5 vin5+ vin5- X5OUTN X5OUTP vdd5 vss5 vref vb2 vb3 vb4 vb0 opamp $仿真电源抑制比

RX51 VIN5+ VCOM5 10K

RX52 VIN5- VCOM5 10K

RX53 VIN5+ X5OUTN 10K

RX54 VIN5- X5OUTP 10K

VCOM5 VCOM5 GND 0

VDD5 VDD5 GND DC=2.5V AC=1

VSS5 VSS5 GND DC=-2.5 AC=0

*.AC DEC 10 1 500meg

.print AC VDB(X5OUTP) VP(X5OUTP) VDB(X5OUTN) VP(X5OUTN)

*.probe pPSRR=par('20*log10(v(X3OUTP)/v(vin3+))-20*log10(v(X5OUTP)/v(vdd5))')

*******瞬态参数仿真***************

X6 vin6+ VIN6- X6OUTN X6OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真转换速度

VCOM6+ 25 26 pulse(-1 1 1us 0.1ns 0.1ns 1us 4us)

RX61 VIN6+ 25 100K

RX62 VIN6- 26 100K

RX63 VIN6+ X6OUTN 100K

RX64 VIN6- X6OUTP 100K

.ic vin6+=0

.ic vin6-=0

.tran 0.5u 6u

.print tran v(x6outp)

X7 vin7+ VIN7- X7OUTN X7OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真正选波形RX71 VIN7+ VCOM7+ 500K

RX72 VIN7- VCOM7- 500K

RX73 VIN7+ X7OUTN 500K

RX74 VIN7- X7OUTP 500K

Vsin7+ vcom7+ 0 SIN (0 1 1000k )

Vsin7- vcom7- 0 SIN (0 -1 1000k )

.ic vin7+=0

.ic vin7-=0

.print tran v(x7outp)

X8 vin8+ VIN8+ X8OUTN X8OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $输出阻抗大小vin8 vin8+ gnd 0

vxout8p x8outp gnd dc=0 ac=1

.print AC VDB(X8OUTP)

.op

.end

CMOS二级运算放大器设计

CMOS二级运算放大器设计 （东南大学集成电路学院） 一．运算放大器概述 运算放大器是一个能将两个输入电压之差放大并输出的集成电路。运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。它是许多模拟系统和混合信号系统中的重要组成部分。 它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。 二．设计目标 1.电路结构 最基本的COMS二级密勒补偿运算跨导放大器的结构如图所示。主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 图两级运放电路图 2.电路描述 电路由两级放大器组成，M1~M4构成有源负载的差分放大器，M5提供该放大器的工作电流。M6、M7管构成共源放大电路，作为运放的输出级。M6 提供给M7 的工作电流。M8~M13组成的偏置电路，提供整个放大器的工作电流。相位补偿电路由M14和Cc构成。M14工作在线性区，可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。 3.设计指标 两级运放的相关设计指标如表1。

表1 两级运放设计指标 三．电路设计 第一级的电压增益： )||(422111o o m m r r g R G A == 第二级电压增益： )||(766222o o m m r r g R G A =-= 所以直流开环电压增益： )||)(||(76426221o o o o m m o r r r r g g A A A -== 单位增益带宽： c m O C g A GBW π2f 1 d == 偏置电流： 2 13 122121)/()/()/(2??? ? ??-=L W L W R L W KP I B n B 根据系统失调电压： 7 5 6463)/()/(21)/()/()/()/(L W L W L W L W L W L W == 转换速率： ? ?? ???-=L DS DS C DS C I I C I SR 575,min 相位补偿： 12.1)/()/()/()/(1 61311 146 6+== m m m C g g L W L W L W L W g R

差分-运放-运算放大器

差分接法:差分放大电路（图3.8a.4）的输入信号是从集成运放的反相和同相输入端引入，如果反馈电阻RF等于输入端电阻R1 ，输出电压为同相输入电压减反相输入电压，这种电路也称作减法电路。 图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数

运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。

采用折叠式结构的两级全差分运算放大器的设计

目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)

采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端

折叠式共源共栅运算放大器设计

折叠式共源共栅运算放大器

目录 一．摘要 (2) 二．电路设计指标 (3) 三．电路结构 (3) 四．手工计算 (7) 五．仿真验证 (10) 六．结论 (12) 七．收获与感悟 (12) 八．参考文献 (13)

摘要 运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。本文完成了一个由pmos作输入的放大器。vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。 关键字：运算放大器、共源共栅级、极点 Abstract Operation amplifiers are widely used in many field s nowadays。All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。Choose pmos w/l to make their mg and dsr which can match with nmos。 Kay words：Operation amplifiers、common source common gate、pole

两级运算放大器的仿真验证

实验一、两级运算放大器的仿真验证 一、实验目的 1、学习集成运算电路单元的设计参数的仿真、测试、验证。 2、学习采用Cadence工具实现IC电路设计的基本操作和方法，包括电路图的编辑以及仿真调试过程。 二、实验内容 本实验通过设计一个两级运算放大器电路学习Cadence工具下电路的设计和仿真方法。实验内容包括： 1.熟悉Cadence界面及基本的建立新的cell文件等基本过程； 2.完成两级运算放大器电路的设计； 3.利用Cadence的仿真环境得到波形，分析仿真结果。 该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。 三、实验原理 运算放大器是一个能将两个输入电压之差放大并输出的集成电路。运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT或FET 的电子器件。它是许多模拟系统和混合信号系统中的重要组成部分。

它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 1.共模抑制比：差分放大电路抑制共模信号及放大差模信号的能力，常用 共模抑制比作为一项技术指标来衡量，其定义为放大器对差模信号的电 压放大倍数Aud与对共模信号的电压放大倍数Auc之比，称为共模抑制 比，英文全称是Common Mode Rejection Ratio，因此一般用简写CMRR 来表示，符号为Kcmr，单位是分贝db。 2.共模输入范围：是指在差分放大电路中，二个输入端所加的是大小相 等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范 围。 3.电源抑制比：是输入电源变化量（以伏为单位）与转换器输出变化量 （以伏为单位）的比值(PSRR)，常用分贝表示。通常把满量程电压变化 的百分数与电源电压变化的百分数之比称为电源抑制比。 4.输出摆幅：指的是，当输出信号为电压的时候，外部量的变化引起的输 出电压变化。对于无源器件，这个变化通常是从某个负电压到某个正电 压。而对于有源器件，这个变化是相对于某个固定电压，做一定幅度的 上下偏移。（无源器件也可以看作是相对电压0做偏移）。 四、实验步骤 1、登陆到UNIX系统。 在登陆界面，输入用户名stu01和密码123456。 2、Cadence的启动。 登录进去之后，点击Terminal出现窗口，输入icfb命令，启动Cadence软件。 3、根据设计指标及电路结构，估算电路参数。 4、利用Candence原理图的输入。 （1）Composer的启动。在CIW窗口新建一个单元的Schematic视图。 （2）添加器件。在comparator schematic窗口点击Add-Instance或者直

差分运算放大器基本知识

一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图

全差分运算放大器设计

全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

全差分套筒式运算放大器设计

全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示：

3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图

3.2 设计过程 在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。但同时降低了输出电压摆幅。为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示： 图3 增益及相位裕度 从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。 当CL为2pF时，相位裕度： PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时，输出摆幅如下图所示，达到了3V。

电流镜负载的差分放大器设计概要

电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。

一、设计目标（题目） (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括： (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证（手工推导） (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18)

一、设计目标（题目） 电流镜负载的差分放大器 设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 1、仿真单个MOS 的特性，得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性，推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。

二级运算放大器知识讲解

二级运算放大器

哈尔滨理工大学 软件学院 模拟IC课程设计报告 课程模拟IC设计 题目二级运算放大器 专业集成电路设计与集成 班级集成10-2班 学生唐贝贝 学号1014020227 指导老师陆学斌 2013年6月14日 目录 1.课程设计目的………………………………………………… 2.课程设计题目描述和要求……………………………………

3.课程设计具体内容…………………………………………… 3.1 设计过程分析…………………………………………… 3.2使用软件………………………………………………… 3.3 原理图…………………………………………………… 3.4 仿真网表………………………………………………… 3.5波形分析………………………………………………… 4.心得体会……………………………………………………… 一、课程设计目的 1.熟悉并掌握Hspice与cosmosScope软件的使用。 2.熟练应用Hspice仿真网表并修改分析网表，学会用comosScope查看 分析波形。 3.锻炼学生独立完成二级运算放大器的能力。 4. 在扎实的基础上强化实践能力，把模拟IC理论实践化。 二、课程设计题目描述和要求 设计指标： 静态功耗：小于5mw 开环增益：大于70dB 单位增益带宽大于5MHz 相位裕量：大于60度 转换速率（SR）大于20V/us 共模抑制比：大于60dB 电源抑制比：大于70dB

输入失调：小于1mV 负载电容：2-4pF 要求： 1、手工计算出每个晶体管的宽长比。通过仿真验证设计是否正确，保证每个晶体管的正常工作状态。 2、使用Hspice工具得到电路相关参数仿真结果，包括：幅频和相频特性（低频增益，相位裕度，单位增益带宽）、CMRR、PSRR、共模输入输出范围、SR 等。 3、每个学生应该独立完成电路设计，设计指标比较开放，如果出现雷同按不及格处理。 4、完成课程设计报告的同时需要提交仿真文件，包括所有仿真电路的网表，仿真结果。 5、相关问题参考教材第六章，仿真问题请查看HSPICE手册。 三、课程设计具体内容 3.1理论计算： 3.2原理图

差分运放运算放大器

图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数 运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。 思考题(1)图3是一种增益为10、输入阻抗为10kΩ、低频响应近似为30Hz、驱动负载为1kΩ的单电源反相放大器电路。该电路的不失真输入电压的峰—峰值是多少呢?(提示：一般运算放大器的典型输入、输

全差分运算放大器设计

全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =

二级运算放大电路版图设计

1前言1 2二级运算放大器电路 1 2.1电路结构 1 2.2设计指标 2 3 Cadence仿真软件 3 3.1 schematic原理图绘制 3 3.2 生成测试电路 3 3.3 电路的仿真与分析 4 3.1.1直流仿真 4 3.1.2交流仿真 4 3.4 版图绘制 5 3.4.1差分对版图设计 6 3.4.2电流源版图设计 7 3.4.3负载MOS管版图设计 7 3.5 DRC & LVS版图验证 8 3.5.1 DRC验证 8 3.5.2 LVS验证 8 4结论 9 5参考文献 9

本文利用cadence软件简述了二级运算放大器的电路仿真和版图设计。以传统的二级运算放大器为例，在ADE电路仿真中实现0.16umCMOS工艺，输入直流电源为5v，直流电流源范围27~50uA,根据电路知识，设置各个MOS管合适的宽长比，调节弥勒电容的大小，进入stectre仿真使运放增益达到40db，截止带宽达到80MHz和相位裕度至少为60。。版图设计要求DRC验证0错误，LVS验证使电路图与提取的版图相匹配，观看输出报告，要求验证比对结果一一对应。 关键词：cadence仿真，设计指标，版图验证。 Abstract In this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage operational amplifier as an example, the realization of 0.16umCMOS technology in ADE circuit simulation, the input DC power supply 5V DC current source 27~50uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60.. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output report, and requiring verification to verify the comparison results one by one. Key words: cadence simulation, design index, layout verification.

全差分运算放大器设计说明

全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

两级运算放大器

两级运算放大器实验报告 一、实验名称：两级运算放大器 二、实验目的： 1.熟悉掌握Orcad captureCIS的使用方法以及常见的仿真方法和参数设置。 2.利用Orcad captureCIS设计两级运算放大器，并完成要求功能。 3.掌握运算放大器中的增益、带宽、输出摆幅、压摆率、速率、噪声等各个参数之间的折中调试。 三、实验步骤： （一）参数要求： 1.电源电压VCC= 2.7V. 2.CL=10pF. 3.增益Ad>80dB. 4.增益带宽积GW>5M. 5.共模电压输入范围ICMR=1~2V. 6.共模抑制比CMRR>70dB. 7.输出电压摆幅>2V. 8.diss<1mW. 9.SR>10V/us （二）实验步骤及数据： （1）由参数要求，共模电压输入范围为1~2V，电源电压为2.7V，Pdiss<1mW，由这些参数以及相位余度要为60度，由相应的公式估算出来，电路如图所示： 如电路所示，为一个差分输入级与共源放大器组成，采用了密勒补偿，按照计算步骤确定各个元件参数之后，下边进行仿真验证与调试。 （2）交流仿真验证增益带宽是否满足，仿真结果如图所示：

如图结果，增益Av=82dB，增益带宽积GW=6.6M，相位裕度有42度，满足要求，并且还有一定的余量。 （3）交流仿真验证共模电压输入范围ICMR与共模抑制比CMRR是否满足要求，仿真电路如图所示： 1、在仿真验证CMRR之前，先做了一个增益随共模输入电压的变化曲线，大致了解共模电压输入范围，结果如图所示： 如图所示，增益在大于80dB时，共模电压输入范围为0.96V~2.66V，能达到要求，且还有余量。 2、现在仿真验证一下CMRR随共模电压的变化曲线，需要更改仿真电路图，更改的电路图如图所示：

采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

采用折叠式共源共栅结构实现高速CMOS全差分运算放 大器的设计 “随着数／模转换器（DAC）、模／数转换器（ADC）的广泛应用，高速运算放大器作为其 部件受到越来越广泛的关注和研究。速度和 是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而 则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。 1运放结构与选择 根据需要，本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间，同时要折衷考虑增益与频率特性及共模抑制比（CMRR）和电源抑制比（PSRR）等性能。 常见的用于主运放设计的结构大致可分3种：两级式（TwoStage）结构、套简式共源共栅（TelescopicCascode）结构及折叠式共源共栅（FoldCascode）结构。两级式结构的第1级可提供高的直流增益，而第2级提供大的输出摆幅。但由于第2级电流很大，故使得运放功耗大大增加，同时由于级联而多产生一个非主极点，速度及带宽都有所降低，需进行频率补偿，这样不仅增加的设计复杂度还会大大影响运放的速度；套简式共源共栅结构由于只有2条支路，功耗为三者 ，频率特性 ，但由于需要层叠多级管子，导致输出摆幅很低，在低电压工作下很难正常工作，并且输入输出端不能短接；而折叠式共源共栅结构的各参数特性介于前两者之间，增益基本与套简式共源共栅相同而低于两级运放，虽为4条支路，功耗及频率特性均远好于两级运

放，输出摆幅大于套筒式共源共栅结构，输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。经综合考虑，本设计采用折叠式共源共栅结构作为主运放。 2主运放分析 2．1全差分折叠式共源共栅 全差分运放即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。虽然NMOS管中载流子迁移率较大，作为输入器件可达到更高的增益，但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。综合考虑，本设计采用PMOS管为输入管的共源共栅结构。如图1所示，PMOS管M0为偏置电流源，输入管M1，M2将在M0提供的固定偏置电流作用下，将差分输入电压转化为差分电流，经过共源共栅管M5，M6的作用下再产生差分输出电压Vout1与Vout2。而层叠的PMOS对管M7，M8与M9，M10起到了稳定输出电平与提高增益的作用。

全差分CMOS运算放大器的设计毕业设计

CMOS运算放大器的设计

毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作者签名：日期： 指导教师签名：日期： 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：日期：

学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：日期：年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名：日期：年月日 导师签名：日期：年月日

全差分套筒式共源共栅放大器及其共模反馈电路

一 毕业设计（论文）进展情况 运算放大器是许多模拟系统和混合数字信号系统中的一个完整部分,也是构成这些系统的基本单元. 因而设计高性能的运算放大器可以使系统的总体性能得到提高。 一、两级运算放大器分析 两级CMOS 运算放大器的设计 V DD V SS M1 M2 M3M4M5 M6 M7 M8 Vn C L C c vout vin1 vin2 iref x y 3 I d5 两级CMOS 运算放大器 1、基本目标 参照《CMOS 模拟集成电路设计第二版》p223.例6.3-1设计一个CMOS 两级放大器，满足以下指标： 5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =- 5GB MHz = 10L C pF = 10/SR V s μ> out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤ 相位裕度：60 为什么要使用两级放大器，两级放大器的优点： 单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。在单级放大器中，增益是与输出摆幅是相矛盾的。要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。因为多一层管子就要至少多增加一个管子的过驱动电压。这样在共源共栅结构的增益与输出电压范围相矛盾。为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。如本文讨论的两级运

放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。 典型的无缓冲CMOS 运算放大器特性 边界条件 要求 工艺规范 见表2、3 电源电压 %105.2±±V 电源电流 100Μa 工作温度范围 0~70° 特性 要求 增益 dB 70≥ 增益带宽 ≥5MHz 建立时间 s μ1≤ 摆率 s /5μV ≥ ICMR ≥V 5.1± CMRR ≥60dB PSRR ≥60dB 输出摆幅 ≥V 5.1± 输出电阻 无，仅用于容性负载 失调 mV 10±≤ 噪声 ≤100Hz nV (1kHz 时) 版图面积 ≤50002)(最小沟道长度? 表1 典型的无缓冲CMOS 运算放大器特性 2、两级放大电路的电路分析 图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流 1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的 结构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。图1所示，Cc 为引入的米勒补偿电容。