全差分运算放大器设计说明

全差分运算放大器设计

岳生生（6）

一、设计指标

以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下：

?直流增益：>80dB

?单位增益带宽：>50MHz

?负载电容：＝5pF

?相位裕量：>60度

?增益裕量：>12dB

?差分压摆率：>200V/us

?共模电压：2.5V (VDD=5V)

?差分输入摆幅：>±4V

二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N

V

之和小于0.5V ，输出端的所有PMOS

管的

,DSAT P

V

之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该

要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。

三、性能指标分析

1、 差分直流增益 (Adm>80db)

该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益

1

3

5

11135711

3

5

1

3

5

7

5

3

()m m m o o o o o m m m m o o o o m m g g g

g g

g

G A R r r r r g g r r r r

=-=-=-

+P

第二级增益

9

2

291129

9

11

()m o o o m m o o g

g G A

R r r g

g

=-=-=-

+P

整个运算放大器的增益：

4

1

3

5

9

1

2

1

3

5

7

5

3

9

11

(80)10m m m m overall

o o o o m m o o dB g g g g

A

A A g g g g

r r r r ==

≥++

2、 差分压摆率 （>200V/us ）

转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

1）、输入级： max

1max

|

2|

Cc out DS C

C

d SR dt

I v I C

C

=

=

=

单位增益带宽1m u

C

g C ω=，可以得到1m C

u

g

C ω

=

所以 11111

1

1

2222DS DS DS u u

eff u

DS C

m eff SR I I I

V g I C

V

ωωω====

其中

1

eff GS th V

V V =-=

因此提高两级运算放大器转换速率的可以尽可能增大管子M1的有效电压

1

eff V

。

2）、输出级：max

9max

|2|Cc out DS C

C

L

d SR dt

I

v I C

C C

=

=

=

+

该运算放大器的转换速率139min ,2DS DS C C L SR I I C C C ????

=??+????

3、 静态功耗：该运放没有功耗指标，这里我们以15mW 为例简单分析。

运放的静态功耗

()()91013static

DS DS DS dd ss V V P

I I I =-++

静态功耗确定了整个电路的静态电流最大值：

15350static

DC dd

ss

mw

mA V V

P

I V

V =

=

≈--

我们将该电流分配到电路的不同地方。例如，100ua 给偏置电路，2900ua 归两级放大电路。 4、 相位裕度 >60度，单位增益带宽>40MHz

假设运放只有两个极点P1、P2。（实际上，会有更多的极点，同时还会在右半平面或者左半平面的零点）。

由于密勒补偿电容Cc 的存在， P1和P2将会分开很远。假设1

2

p p ω

ω

=

，这样在单位增益带

宽频率

u

ω

处第一极点引入-90度相移，整个相位裕度是60度。所以第二极点在单位增益带宽频率处的

相移为-30度。

222

1

2

1

60,90,

18030tan 300.577 1.73,2

p p u

p u

u

PM PM ???ωω

ωωω

ω

≥≈=--≤≤=?≥o o o

o

o

取

＝

另外，主极点2

3

5

7

1

3

5

7

3

5

5

3

9

011

95

3

9

9

011

()()

(1)o o o o o o o m m m m o p C

m m m m C

o g g g g g

g

g

g

g g

r r

r r g g g g C

C g g

ω++?

?

++o1

＋，

开环增益1

3

5

9

1

3

5

7

5

3

911

m m m m o

o o o o m m o o g g g g A g g g g

r r r r =

++

1

10

m u

p C

g

A C

ωω==

为得到高的单位增益带宽，应该使非主极点2

p 最大化。

5、 共模负反馈：CMFB

对于全差分运放，为了稳定输出共模电压，应加入共模负反馈电路。在设计输出平衡的全差分运算放大器的时候，必须考虑到以下几点：

? 共模负反馈的开环直流增益要求足够大，最好能够于差分开环直流增益相当； ? 共模负反馈的单位增益带宽也要求足够大，最好接近差分单位增益带宽； ? 为了确保共模负反馈的稳定，一般情况下要求进行共模回路补偿； ? 共模信号监测器要求具有很好的线性特性；

? 共模负反馈与差模信号无关，即使差模信号通路是关断的。

该运算放大采用连续时间方式（Continuous-Time Approach ）来实现共模负反馈功能。如图4所示。

该结构共用了共模放大器和差模放大器的输入级中电流镜及输出负载。这样，一方面降低了功耗；

另一方面保证共模放大器与差模放大器在交流特性上保持一致。因为共模放大器的输出级与差模放大器的输出级可以完全共用，电容补偿电路也一样。只要差模放大器频率特性是稳定的，则共模负反馈也是稳定的。这种共模负反馈电路使得全差分运算放大器可以像单端输出的运算放大器一样设计，而不用考虑共模负反馈电路对全差分放大器的影响。

6、电压偏置电路：宽摆幅电流源（如图5所示）

在共源共栅输入级中需要三个电压偏置，为了使得输入级的动态围大一些，图中的宽摆幅电流源来产生所需要的三个偏置电压。根据宽摆幅电流源的设计要求，必须满足：

差分-运放-运算放大器

差分接法:差分放大电路（图3.8a.4）的输入信号是从集成运放的反相和同相输入端引入，如果反馈电阻RF等于输入端电阻R1 ，输出电压为同相输入电压减反相输入电压，这种电路也称作减法电路。 图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数

运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。

采用折叠式结构的两级全差分运算放大器的设计

目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)

采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端

集成运算放大器及其应用

第九章集成运算放大器及其应用（易映萍） 9.1 差分放大电路 9.2互补功率放大电路 9.3 集成运算放大电路 9.4 理想集成运放的线性运用电路 9.5 理想集成运放的非线性运用电路 习题 第九章集成运算放大器及其应用 9.1 差分放大电路 9.1.1 直接耦合多级放大电路的零点漂移现象 工业控制中的很多物理量均为模拟量，如温度、流量、压力、液面和长度等，它们通过不同的传感器转化成的电量也均为变化缓慢的非周期性连续信号，这些信号具有以下两个特点： 1．信号比较微弱，只有通过多级放大才能驱动负载； 2．信号变化缓慢，一般采用直接耦合多级放大电路将其放大。 u＝0）时，人们在试验中发现，在直接耦合的多级放大电路中，即使将输入端短路（即 i u≠0）,这种现象称为零点漂移（简称为零漂），如图输出端还会产生缓慢变化的电压（即 o 9.1所示。 （a）测试电路（b）输出电压u o的漂移 图9.1 零点漂移现象 9.1.2 零漂产生的主要原因 在放大电路中，任何参数的变化，如电源电压的波动、元件的老化以及半导体元器件参数随温度变化而产生的变化，都将产生输出电压的漂移，在阻容耦合放大电路中，耦合电容对这种缓慢变化的漂移电压相当于开路，所以漂移电压将不会传递到下一级电路进一步放

大。但是，在直接耦合的多级放大电路中，前一级产生的漂移电压会和有用的信号（即要求放大的输入信号）一起被送到下一级进一步放大，当漂移电压的大小可以和有用信号相当时，在负载上就无法分辨是有效信号电压还是漂移电压，严重时漂移电压甚至把有效信号电压淹没了，使放大电路无法正常工作。 采用高质量的稳压电源和使用经过老化实验的元件就可以大大减小由此而产生的漂移，所以由温度变化所引起的半导体器件参数的变化是产生零点漂移现象的主要原因，因而也称零点漂移为温度漂移，简称温漂，从某种意义上讲零点漂移就是静态工作点Q点随温度的漂移。 9.1.3抑制温漂的方法 对于直接耦合多级放大电路，如果不采取措施来抑制温度漂移，其它方面的性能再优良，也不能成为实用电路。抑制温漂的方法主要由以下几种： （1）采用稳定静态工作的分压式偏置放大电路中Re的负反馈作用； （2）采用温度补偿的方法，利用热敏元件来抵消放大管的变化； （3）采用特性完全相同的三极管构成“差分放大电路”； 9.1.4 差分放大电路 差分放大电路是构成多级直接耦合放大电路的基本单元电路。直接耦合的多级放大电路的组成框图如图9.2所示。 图9.2 多级放大的组成框图 A倍后传送到负载上，对电路造从上图可知输入级一旦产生了温漂，会经中间级放大 u2 A≈1，对电路造成的成严重的影响，而中间级产生的温漂，由于直接到达功放级而功放的 u 影响跟输入级相比少得多，所以，我们主要应设法抑制输入级产生的温漂，故在直接耦合的多级放大电路中只有输入级常采用差分放大电路的形式来抑制温漂。 9.1.4.1 差分放大电路的组成及结构特点 一．电路组成 差分放大电路如图9.3所示。

差分运算放大器基本知识

一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图

全差分运算放大器设计

全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

差分编码器设计和高频小信号放大器的设计

专业课程设计任务书 第一周课题（四选一） 1．1M调幅接收机设计 要求：中心频率f0=1MHz，低频信号频率f m=10kHz。 2．锁相频率合成器设计 要求：锁相环使用C4046芯片，频率范围为10k~100k，步进10k。 3．LC低通滤波器设计 要求：设计一五阶Butterworth低通滤波器，截止频率为1.6MHz，输入、输出阻抗为50Ω 4．差分编码器（码发生器和编码器）设计 要求：码发生器输出一n=4的m序列伪码，码元传输速率10kB 第二周课题（三选一） 5．FSK调制解调系统设计 要求：码元传输速率1kB，载波频率分别为300kHz和600kHz 6．高频小信号放大器设计 要求：中心频率f0=1MHz，通频带30kHz<2Δf0.7<50kHz，电压增益不低于15dB 7．高频LC振荡电路设计制作 要求：（1）设计一个LC正弦波振荡电路 （2）电路采用单电源12V （3）可采用考毕兹，克拉波或西勒振荡器电路稳定输出频率 （4）振荡频率在1-2MHz连续可调 （5）在频率范围内输出峰峰值大于4V且无明显失真

课题一 课程设计报告内容索引 内容页码 1、课程设计题目 (5) 2、主要技术指标（电路功能及其精度等） (5) 3、方案论证及选择 (5) 4、系统组成框图 (8) 5、单元电路设计及说明 (9) 6、总体电路图 (10) 7、元器件列表 (10) 8、总结 (10) 9、参考文献 (11)

一、课程设计题目 差分编码器设计 要求：码发生器输出N=4的序列伪码，码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理： DQPSK（Differential QuadriPhase-Shift Keying，差分四相正交相移健控）是在QPSK（四相正交绝对调相）的基础上作的改进，它克服了QPSK信号载波的相位模糊问题，用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示，信息源来的信码先通过串/并变换电路分成两路并行二进制信号，再送入差分编码器实现两路二进制（即四进制）的差分编码。由于格雷码有其自身的优点，即判决接收到一个信号码元时，如发生错误，最容易判为它相邻的信号码元，即最多错一比特，所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码，所以要在差分编码器和QPSK调制器之间做一个二－格变换电路，把双比特自然二进制码变换为双比特格雷码，再输入QPSK调制器。

全差分套筒式运算放大器设计

全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示：

3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图

3.2 设计过程 在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。但同时降低了输出电压摆幅。为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示： 图3 增益及相位裕度 从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。 当CL为2pF时，相位裕度： PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时，输出摆幅如下图所示，达到了3V。

全差分运算放大器设计

全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =

电流镜负载的差分放大器设计概要

电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。

一、设计目标（题目） (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括： (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证（手工推导） (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18)

一、设计目标（题目） 电流镜负载的差分放大器 设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 1、仿真单个MOS 的特性，得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性，推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。

差分运放运算放大器

图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数 运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。 思考题(1)图3是一种增益为10、输入阻抗为10kΩ、低频响应近似为30Hz、驱动负载为1kΩ的单电源反相放大器电路。该电路的不失真输入电压的峰—峰值是多少呢?(提示：一般运算放大器的典型输入、输

差分放大器设计

第4节 差分放大器设计 [学习要求] 掌握差分放大器的主要特性参数及其测试方法；学会设计具有恒流源的差分放大器及电路的调试技术。 [重点与难点] 重点：差分放大器的传输特性及差模特性。 难点：恒流源的镜像电流；输入输出信号的连接方式对性能的影响。 [理论内容] 一、具有恒流源的差分放大器 具有恒流源的差分放大器，应用十分广泛。特别是在模拟集成电路中，常作为输入级或中间放大级，电路如图1所示。其中，T 1、T 2称为差分对管，常采用双三极管如5G921或BG319等，它与电阻R Bl 、R B2、R Cl 、R C2及电位器RP 共同组成差分放大器的基本电路。T 3、T 4与电阻R E3、R E4、R 共同组成恒流源电路，为差分对管的射极提供恒定电流。均压电阻R 0I 1、R 2给差分放大器提供对称差模输入信号。晶体管T 1与T 2、T 3与T 4的特性应相同，电路参数应完全对称，改变RP 可调整电路的对称性。由于电路的这种对称性结构特点及恒流源的作用，无论是温度的变化，还是电源的波动(称之为共模信号)，对T 1、T 2两管的影响都是一样的。因此，差分放大器能有效地抑制零点漂移。 图1具有恒流源的差分放大器 1、输入输出信号的连接方式

如图1所示，差分放大器的输入信号与输出信号可以有4种不同的连接方 .id V . od V 式： ·双端输入—双端输出连接方式为①—A'—A ，②—B'—B ；③—C ，④—D 。 ·双端输入—单端输出连接方式为①—A'—A ，②—B'—B ；③、④分别接一电阻 RL 到地。 ·单端输入—双端输出连接方式为①—A ，②—B —地：③—C ，④—D 。 ·单端输入—单端输出连接方式为①—A ，②—B —地：③、④分别接一电阻R L 到地。 连接方式不同，电路的特性参数有所不同。 2、静态工作点的计算 静态时，差分放大器的输入端不加信号。对于恒流源电路的电流值 .id V 0 4444422I I I I I I I Q C Q C Q C Q C Q B R ≈≈+=+=β （1） 故称为0I R I 的镜像电流，其表达式为 407.0E EE R R R V V I I +??== （2） 上式表明，恒定电流主要由电源电压0I EE V ?及电阻R 、4E R 决定 对于差分对管T1、T2组成的对称电路，则有 2021I I I Q C Q C == （3） 21 01121C CC C Q C CC Q C Q C R I V R I V V V ?=?== （4） {}(){}mA I mV mA I mV r mA mA E be ?++?=?++?=226130026)1(3000ββ （5） 可见差分放大器的静态工作点，主要由恒流 源电流的大小决定 0I 二、主要特性参数及其测试方法 1、传输特性 传输特性是指差分放大器在差模信号输

全差分运算放大器设计说明

全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择

运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：

差分放大器设计的实验报告

设计课题 设计一个具有恒流偏置的单端输入-单端输出差分放大器。 学校：延安大学

一： 已知条件 正负电源电压V V V V EE cc 12,12-=-+=+；负载Ω=k R L 20；输入差 模信号mV V id 20=。 二：性能指标要求 差模输入电阻Ω>k R id 10；差模电压增益15≥vd A ；共模抑制 比dB K CMR 50>。 三：方案设计及论证 方案一：

方案二

方案论证： 在放大电路中，任何元件参数的变化，都将产生输出电压的漂移，由温度变化所引起的半导体参数的变化是产生零点漂移的主要原因。采用特性相同的管子使它们产生的温漂相互抵消，故构成差分放大电路。差分放大电路的基本性能是放大差模信号，抑制共模信号好，采用恒流源代替稳流电阻，从而尽可能的提高共模抑制比。 论证方案一：用电阻R6来抑制温漂 ?优点：R6 越大抑制温漂的能力越强； ?缺点：<1>在集成电路中难以制作大电阻； <2> R6的增大也会导致Vee的增大（实际中Vee不

可能随意变化） 论证方案二 优点：（1）引入恒流源来代替R6,理想的恒流源内阻趋于无穷，直流压降不会太高，符合实际情况； （2）电路中恒流源部分增加了两个电位器，其中47R的用来调整电路对称性，10K的用来控制Ic的大小，从而调节静态工作点。 通过分析最终选择方案二。 四：实验工作原理及元器件参数确定 ?静态分析：当输入信号为0时， ?I EQ≈(Vee-U BEQ)/2Re ?I BQ= I EQ /(1+β) ?U CEQ=U CQ-U EQ≈Vcc-I CQ Rc+U BEQ 动态分析 ?已知：R1=R4,R2=R3

全差分放大器设计

对于全差分放大器，一般可以得到更大的swing (由于差分信号)，同时可以实现对共模干扰、噪声以及偶数阶的非线性的抑制；但其需要有两个匹配的反馈网络，以及共模反馈电路 顺便提一下，对于全差分的折叠共源共栅（folded cascode）放大器，需要注意 转换速率（正向与负向）对输入对差分对的尾电流源和cascode电流源的考虑 非主极点的位置–输入对管的drain节点（注意全差分没有镜像极点的问题..），如果考虑PMOS输入的结构，将会折叠到n管的cascode，从而减小此节点阻抗，提高此非主极点的频率；但是P输入结构亦有其问题，如直流增益和cmfb电路的速度（考虑cmfb控制的为cascode的pmos电流源） 关于共模反馈CMFB 从反馈环路来看，共模的稳定问题来源于闭环的共模增益：由于输入差分对的尾电流源的local-feedback，通常共模增益较小，导致运放无法控制其输出共模点；通过CMFB共模反馈电路，可以提高共模反馈环路的增益，以稳定共模信号。 设计CMFB需考虑补偿以减小环路的稳定时间（settling time）和提高稳定性。 从性能上，我们希望共模反馈的单位增益带宽足够大，但由于cmfb的环路相较于差模通路可能有更多高频极点，故此在一定的功耗要求下其UGB一般比较难做的高，有书中提到可以将其设计为差模UGB 的1/3 一般共模反馈的方法是控制放大器的电流源，这里如果是folded-cascode的结构，可以考虑用cmfb控制cascode的电流源而不是输入差分对的电流源—-因其在共模环路中有较少的节点–>更容易补偿等..（另一种考虑是控制尾电流源可能导致共模增益的问题) 另外，对于cmfb控制的尾电流源，常见将尾电流源分为两半，其中之一由cmfb控制，另一半接恒定偏置电流；这种结构的具体分析可见Gray书12.4.2节的内容，简单来说，single-stage的opamp中控制尾电流源的cmfb结构，其UGB主要为gmt/CL, 其中gmt为尾电流源的跨导，这里拆分尾电流源来减半cmc共模控制的部分，这样UGB减小，即缩减带宽来提升共模反馈环路的相位裕度，当然cmfb的增益相应也减小了；另外恒定偏置部分也可帮助共模电压的初始建立，减小cmfb大的扰动。 具体的，共模反馈可以分为连续时间和开关电容两类 连续时间的共模反馈 一般的问题是信号幅度的限制和共模信号干扰，具体的共模反馈的方法： 1.电阻分压resistive-divider （如下左图） 电阻和cm-sense amplifier的输入电容会引入一个极点，可以通过在电阻上并联电容的方法，引入一个左半平面零点，来减小高频极点的影响

采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

采用折叠式共源共栅结构实现高速CMOS全差分运算放 大器的设计 “随着数／模转换器（DAC）、模／数转换器（ADC）的广泛应用，高速运算放大器作为其 部件受到越来越广泛的关注和研究。速度和 是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而 则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。 1运放结构与选择 根据需要，本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间，同时要折衷考虑增益与频率特性及共模抑制比（CMRR）和电源抑制比（PSRR）等性能。 常见的用于主运放设计的结构大致可分3种：两级式（TwoStage）结构、套简式共源共栅（TelescopicCascode）结构及折叠式共源共栅（FoldCascode）结构。两级式结构的第1级可提供高的直流增益，而第2级提供大的输出摆幅。但由于第2级电流很大，故使得运放功耗大大增加，同时由于级联而多产生一个非主极点，速度及带宽都有所降低，需进行频率补偿，这样不仅增加的设计复杂度还会大大影响运放的速度；套简式共源共栅结构由于只有2条支路，功耗为三者 ，频率特性 ，但由于需要层叠多级管子，导致输出摆幅很低，在低电压工作下很难正常工作，并且输入输出端不能短接；而折叠式共源共栅结构的各参数特性介于前两者之间，增益基本与套简式共源共栅相同而低于两级运放，虽为4条支路，功耗及频率特性均远好于两级运

放，输出摆幅大于套筒式共源共栅结构，输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。经综合考虑，本设计采用折叠式共源共栅结构作为主运放。 2主运放分析 2．1全差分折叠式共源共栅 全差分运放即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。虽然NMOS管中载流子迁移率较大，作为输入器件可达到更高的增益，但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。综合考虑，本设计采用PMOS管为输入管的共源共栅结构。如图1所示，PMOS管M0为偏置电流源，输入管M1，M2将在M0提供的固定偏置电流作用下，将差分输入电压转化为差分电流，经过共源共栅管M5，M6的作用下再产生差分输出电压Vout1与Vout2。而层叠的PMOS对管M7，M8与M9，M10起到了稳定输出电平与提高增益的作用。

全差分CMOS运算放大器的设计毕业设计

CMOS运算放大器的设计

毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作者签名：日期： 指导教师签名：日期： 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：日期：

学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：日期：年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名：日期：年月日 导师签名：日期：年月日

全差分套筒式共源共栅放大器及其共模反馈电路

一 毕业设计（论文）进展情况 运算放大器是许多模拟系统和混合数字信号系统中的一个完整部分,也是构成这些系统的基本单元. 因而设计高性能的运算放大器可以使系统的总体性能得到提高。 一、两级运算放大器分析 两级CMOS 运算放大器的设计 V DD V SS M1 M2 M3M4M5 M6 M7 M8 Vn C L C c vout vin1 vin2 iref x y 3 I d5 两级CMOS 运算放大器 1、基本目标 参照《CMOS 模拟集成电路设计第二版》p223.例6.3-1设计一个CMOS 两级放大器，满足以下指标： 5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =- 5GB MHz = 10L C pF = 10/SR V s μ> out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤ 相位裕度：60 为什么要使用两级放大器，两级放大器的优点： 单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。在单级放大器中，增益是与输出摆幅是相矛盾的。要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。因为多一层管子就要至少多增加一个管子的过驱动电压。这样在共源共栅结构的增益与输出电压范围相矛盾。为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。如本文讨论的两级运

放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。 典型的无缓冲CMOS 运算放大器特性 边界条件 要求 工艺规范 见表2、3 电源电压 %105.2±±V 电源电流 100Μa 工作温度范围 0~70° 特性 要求 增益 dB 70≥ 增益带宽 ≥5MHz 建立时间 s μ1≤ 摆率 s /5μV ≥ ICMR ≥V 5.1± CMRR ≥60dB PSRR ≥60dB 输出摆幅 ≥V 5.1± 输出电阻 无，仅用于容性负载 失调 mV 10±≤ 噪声 ≤100Hz nV (1kHz 时) 版图面积 ≤50002)(最小沟道长度? 表1 典型的无缓冲CMOS 运算放大器特性 2、两级放大电路的电路分析 图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流 1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的 结构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。图1所示，Cc 为引入的米勒补偿电容。

5运算放大器(8版)

运算放大器 运放(operational amplifier）能对信号进行数学运算的放大电路。它曾是模拟计算机的基础部件，因而得名。采用集成电路工艺制做的运算放大器，除保持了原有的很高的增益和输入阻抗的特点之外，还具有精巧、廉价和可灵活使用等优点，因而在有源滤波器、开关电容电路、数-模和模-数转换器、直流信号放大、波形的产生和变换，以及信号处理等方面得到十分广泛的应用。 直流放大电路在工业技术领域中，特别是在一些测量仪器和自动化控制系统中应用非常广泛。如在一些自动控制系统中，首先要把被控制的非电量（如温度、转速、压力、流量、照度等）用传感器转换为电信号，再与给定量比较，得到一个微弱的偏差信号。因为这个微弱的偏差信号的幅度和功率均不足以推动显示或者执行机构，所以需要把这个偏差信号放大到需要的程度，再去推动执行机构或送到仪表中去显示，从而达到自动控制和测量的目的。因为被放大的信号多数变化比较缓慢的直流信号，分析交流信号放大的放大器由于存在电容器这样的元件，不能有效地耦合这样的信号，所以也就不能实现对这样信号的放大。能够有效地放大缓慢变化的直流信号的最常用的器件是运算放大器。运算放大器最早被发明作为模拟信号的运算（实现加减乘除比例微分积分等）单元，是模拟电子计算机的基本组成部件，由真空电子管组成。所用的运算放大器，是把多个晶体管组成的直接耦合的具有高放大倍数的电路，集成在一块微小的硅片上。

一、发展历史 第一个使用真空管设计的放大器大约在1930年前后完成，这个放大器可以执行加与减的工作。 1941年：由真空管组成的第一个运算放大器，由贝尔实验室的 Karl D. Swartzel Jr. 取得，名为“Summing Amplifier”（加算放大器），在二次大战时，该设计大量用于军用火炮导向装置中。 1947年：第一个具有非反向输入端的运算放大器由哥伦比亚大学的 John R. Ragazzini 教授在论文中提出，并提及他的学生随后会实际设计出具有重大改进的运算放大器 1949年：第一个使用截波稳定式（Chopper-stabilized）电路的运算放大器问世。 1961年：第一个由个别晶体管组成的运算电子放大器板组件 1962年：第一个胶封模组形式的运算放大器 1963年：第一个以集成电路单一芯片形式制成的运算放大器是快捷半导体Fairchild公司 Bob Widlar 所设计的μA702，一开始但还不算很成功，直到1965年经修改后推出μA709 1963年：首次作为商业产品贩售的运算放大器是 George A. Philbrick Researches (GAP/R) 公司的真空管运算放大器，型号 K2-W 1966年：第一个使用变容二极管桥（Varactor Bridge）电路的运算放大器诞生 1967年：美国国家半导体公司推出 LM101，改善了许多重要问题，使集成电路运算放大器开始流行 1968年：飞兆半导体公司推出μA741，与 LM101 相比，μA741内部增加了30pF的频率补偿电容。该产品第二来源众多，迄今仍然在生产使用，它是有史以来最成功的运算放大器，也是极少数最长寿的IC型号之一。 1970年：开始出现输入端使用FET的高速、低输入电流（高输入阻抗）运算放大器。 1972年：第一个可使用单电源供应的运算放大器 LM324 推出。 LM324 内含四个运算放大器，它的接脚排列方式也被随后的同类型运算放大器延用，成为业界标准。