计算机组织与体系结构 课后习题答案

体系结构课后习题答案

第二章

1，设A,B,C的内存地址分别是A[i],B[i],C[i],i从1到1000

LOAD M (A[i])

ADD M (B[i])

STOR M(C[i])

2, a LOAD M (2) 00000001|000000000010

b 一次

3,在IAS机上读取一个值的过程如下：

IR中操作码→控制总线，存储器地址X→MAR,MAR中值→地址总线

X中数据→数据总线，数总线地址→MBR

写入一个值：

IR中操作码→控制总线，存储器地址X→MAR,MAR值→地址总线

MBR值→数据总线，数据总线值→X

4,程序代码：LOAD M(0FA)

ADD M(0FB)

LOAD M(0FA)

JUMP +M(08D,0:19)

LOAD –M(0FA)

ADD M(0FB)

程序代码意图：首先装入0FA值，然后与0FB相加，再装入0FA值，若AC中值非负，取0FA左指令再装入－（0FA）将0FB的值相加后装入AC中

5，如图所示

6,便于同时存取两个连续地址序号的存储单元，提高访问速度

7,(1)存储器数据传输率快了32倍

(2)数据通道最大数目增大了一倍

(3)单通道最大数据传输速率提升了5倍。各种技术的使用，提升了整机的性能。

8,回答正确，但是不适合用户理解。MAC机的时钟速率是1.2ghz，P4为2.4ghz，而时钟速率在一定程度上反映了计算机的执行速度，所以P4的机器可能是目前最符合用户要求的机型。

9,在这种表示方法中，10个管表示了十个数字，而使用二进制可以表示错误!未找到引用源。个数字

10,（画图）略

11，MIPS=错误!未找到引用源。*错误!未找到引用源。

12,∵MIPS=错误!未找到引用源。*错误!未找到引用源。

∴CPI(VAX)=5,CPI(IBM)=1.39

IC≈错误!未找到引用源。

13,CPI=(1+2+2+2)/错误!未找到引用源。=7*错误!未找到引用源。

MIPS=错误!未找到引用源。*错误!未找到引用源。=错误!未找到引用源。*错误!未找到引用源。=5.71*错误!未找到引用源。

T=7*错误!未找到引用源。*错误!未找到引用源。=1.75*错误!未找到引用源。

14,a:算术平均法适用于较多程序，抖动较大

调和平均发适用于较少程序，抖动较小

b:计算机A Ra=1/4×(100+0.1+0.2+1)≈25 MIPS

Rb=4/(1/100+10+5+1)=0.25 MIPS

计算机B Ra=1/4×(10+0.1++1+1/8)=3.06

Rb=4/(0.1＋1＋10＋8)＝0.21

计算机C Ra=1/4×(5+5+2+1)=3.25

Rb=4/(0.2+0.2+0.5+1)＝2.1

故C>A>B

第三章

1 步骤一

存储器CPU寄存器

1 0011 1 pc

2 5940 ac

3 26 0011 ir

5 0003

6

步骤二

存储器CPU寄存器

1 0011

2 pc

2 5940 000

3 ac

3 26 0011 ir

5 0003

6

步骤三

存储器CPU寄存器

1 0011

2 pc

2 5940 000

3 ac

3 26 5940 ir

5 0003

6

940 0003

步骤四

存储器CPU寄存器

1 0011 3 pc

2 5940 0006 ac

3 26 5940 ir

5 0003 3＋3＝6

6

940 0003

步骤五

存储器CPU寄存器

1 0011 3 pc

2 5940 0006 ac

3 26 26 ir

5 0003

6

940 0003

步骤六

存储器CPU寄存器

1 0011 4 pc

2 5940 0006 ac

3 26 26 ir

5 0003

6 0006

3.2步骤一中详细解释:

Pc中内容为300，将PC→MAR，然后将第一条指令装入数据总线，数据总线→MBR，MBR→IR

3.3 (a)最大可直接寻址的容量是错误!未找到引用源。b

(b),1,取一次指令要两次访问存储器

2,将降低存储器容量

(c) 程序计数器和指令寄存器各需要24位和8位。

3.4

(a)0~(错误!未找到引用源。)

(b) 0~(错误!未找到引用源。)

(c)I/O模块与CPU互连的特点

(d) 错误!未找到引用源。个，1个。因为总共只有16位cpu地址，故处理器只能支持（16－I/O端口位数）的位数

3.5

T=1/2*错误!未找到引用源。,外部数据总线L1=16，L=32

(1)f=1/t=2*错误!未找到引用源。∴v=错误!未找到引用源。*f≈错误!未找到引用源。b/s

(2)能提高性能，由公式v＝1/T* 错误!未找到引用源。可知f与L变大都可以提高传输

速率

3.6

(1)电传输入→INPR

INPR→CPU（经I/O模块）

CPU→OUTR（经I/O模块）

OUTR→电传输出

(2)设置优先级，cpu处理为1，cpu通过I/O模块向外输出或者输入为2，电传输入/输出为3.设置中断允许位，当优先级较低的操作遇到高优先级操作的中断请求时，置IEN＝1，允许中断，从而实高速cpu处理与低速I/O处理的协调。

3.7

(1)错误!未找到引用源。

(2)传指令时，为相同的传输速率

传数据时，仍然为错误!未找到引用源。倍差

3.8这段时间一定比时钟周期小。

因为链式反应在一个时钟周期开始的时候应判断各主控方的优先级，只有该时间周期小于时钟周期才能即调整优先级又实现各主控方各自的操作。

3.9减小工作量，提高效率。因为不用判断优先级为16的设备的TR线，任一高优先级设备可抢占该设备时间片，只有TR0－TR15都无效时，TR16自然使用时间片。

3.10 (1) 因为中断就是为了提高高速设备的使用效率，平衡高低速设备。故优先级越低，其

速率就越低，其余高优先级操作耗时都比其少，所以TR16的平均等待时间就最低。

（在该特定设备中）

(2) 若其余操作一直请求使用时间片，这种条件下不成立。

3.11

（a）时钟周期T = 1 / f = 100 ns

读总线周期= 2.5T = 250 ns

（b）250 – 20 = 230 ns

处理器至少应在230ns时将数据放到总线上

3.13

（a）总线时钟周期= 1 / f * 109 ns =200 ns

Write信号宽度= 50 * 200 = 1000

（b）

（c）

3.14

（a）原周期= 4 + 4 * 3 =16时钟周期

4 * 2 /16 = 50%

（b）原周期= 4 + 3 * 3 + 13 = 26时钟周期

4 * 2 / 26 = 30.8%

3.15

（a）Intel8088的总线宽度为8位

时钟周期T = 1 / f = 1 / 8M =125 ns

4 * 8 / 4T = 64M 位/s

（b）2 * 8 / 4T = 32M 位/s

3.16

若使用偶对齐的字，取操作数需要4个存储器周期（包括取指令），4 *4 / 4M = 4 ms

若使用偶对齐的字，取操作数需要8个存储器周期（包括取指令），8 *4 / 4M = 8 ms

3.17

1 * 20% +

2 * 40% + 4 * 40% = 2.6

处理速率相对16位微处理器提高了1.6倍

3.18

处理器处理完一条指令后才会进入中断处理周期

9 * T = 9 / f = 9 / 10M = 900 ns

第四章

4.1

m=64，k=4

组数v=m / k=64 / 4=16=2d，d=4

块数4k=2s，s=12

标记=s-d=8位

块大小=2w=128*8=210，w=10

主存地址=

4.2

k = 2

块大小=行大小=2w = 16，w = 4

寻址单元数=2s+w = 64M= 64*220

s + w = 26，s = 22

cache的行数= k*v = k*2d = 8K / 16 d = 8

标记大小= s – d = 14

主存地址=

4.3

4.4

（a）地址长度=s+w=24

寻址单元数=2s+w=224

块大小=2w=4

主存的块数=2s=222

Cache行数=m=2r=214

标记大小=s-r=8

（b）地址长度=s+w=24

寻址单元数=2s+w=224

块大小=2w=4

主存的块数=2s=222

标记大小=s=22

（c）地址长度=s+w=24

寻址单元数=2s+w=224

块大小=2w=4

主存的块数=2s=222

每组的行数=k=2

组数v=2d=213

Cache行数=k*v=2*213=214

标记大小=s-d=9

4.5

每组的行数=k=4

块大小=行大小=2w=4*4=24，w=4

行数=16k / 24 = 210=k*v

组数v=210 / 22 = 28 = 2d，d=8

标记s – d = 20

主存地址=

对于地址ABCDE8F8，转化为二进制为：1010 1011 1100 1101 1110 1000 1111 1000

块号j=1010 1011 1100 1101 1110 1000 1111 1000 / 2w

组号i=j mod v=（1010 1011 1100 1101 1110 1000 1111 1000 / 24）mod 28

=27+23 + 22 + 2 + 1=143

故地址ABCDE8F8映射到cache的第143组中四行中的任意一行

4.8

（a）块大小=2w= 8，w=3

行数m=2r=32，r=5

s + w = 16，s = 13

主存地址= 标记行字

（b）

0001 0001 0001 1011

块号j = 0001 0001 0001 1011 / 8 = 29 + 25 + 21 + 20

行号i = j mod m = （29 + 25 + 21 + 20）mod 25 = 3

以此类推，1100 0011 0011 0100的行号为6；1101 0000 0001 1101的行号为3；1010 1010 1010 1010的行号为21。

另解：

0001 0001 0001 1011（00011=3）

1100 0011 0011 0100（00110=6）

1101 0000 0001 1101（00011=3）

1010 1010 1010 1010（10101=21）

（c）

0001 1010 0001 1000

0001 1010 0001 1001

0001 1010 0001 1011

0001 1010 0001 1100

0001 1010 0001 1101

0001 1010 0001 1110

0001 1010 0001 1111

（d）32*8=256

（e）标记用来将能装入同一行的不同块区分开来。

4.11

（a）行大小=2w = 64，w = 6

地址长度=s + w =32，s = 26

标记大小= s – r = 20，r = 6

主存地址=

寻址单元数=2s+w=232

主存的块数=2s=226

Cache行数=m=2r=26

（b）行大小=2w = 64，w = 6

地址长度=s + w =32，s = 26

主存地址=

寻址单元数=2s+w=232

主存的块数=2s=226

Cache行数不确定

标记大小=s=26

（c）每组的行数=k=4

行大小=2w = 64，w = 6

地址长度=s + w =32，s = 26

标记大小= s – d = 9，d = 17

主存地址=

寻址单元数=2s+w=232

主存的块数=2s=226

Cache组数=v=2d=217

Cache的行数=k*2d =4*217 = 219

标记大小=s – d =9

4.12

（a）块大小=行大小=2w = 16，w = 4

寻址单元数=2s+w= 1M = 220，s + w = 20，s =16

Cache行数=m=2r=64K / 16 = 212，r = 12

标记大小= s – r = 4

主存地址=

（b）F0010 E0011

（c）块大小=行大小=2w = 16，w = 4

寻址单元数=2s+w= 1M = 220，s + w = 20，s =16

主存地址=

（d）块大小=行大小=2w = 16，w = 4

寻址单元数=2s+w= 1M = 220，s + w = 20，s =16

每组的行数= k = 2

Cache行数=k*2d = 64K / 16 = 212，d = 11

标记大小= s – d = 5

主存地址=

4.13

每行用两位来做标记。最开始装入四行中的每一行分别标记为0、1、2、3。当0行被引用时，标记不变；当1行被引用时，1行标记改为0，0行标记加1；2行被引用时，2行标记改为0，0、1行标记分别加1；3行被引用时，3行标记改为0，0、1、2行标记分别加1；当把一块读入到这组中时，标记就为0，原0、1、2行标记分别加1，3行被替换出去。

4.14

对于回写式Cache，换出一行用30 + 7 * 5=65ns时间。对于写直达式Cache，行的每次更新都要用30ns将字写到主存。故，若行换出之前写入平均超过3次的话，回写式更有效。

4.15

（a）对于外层循环，程序停留在对数组a的元素的不断存取。

（b）对于内层循环，在一小段时间内，程序停留在在数组a中某一元素的不断存取。

4.18

（a）未命中次数=24

命中率=1 – 24 / [8 + (18 + 16) * 10] = 93.1%

（b）未命中次数=6

命中率=1 – 6 / [8 + (18 + 16) * 10] = 98.3%

4.19

（a）106 *8 *0.001 = 8000美分= 80美元

（b）106 *8 *0.01 = 80000美分= 800美元

（c）100 * H + 1200 * (1 – H) = 100 * 1.1

H = 99.1%

4.21

（a）50 + 15 * 5 +2.5 = 127.5 ns

（b）原平均存取时间=2.5 * 0.95 + 127.5 *0.05 = 8.75 ns

行增加到128字节后：

Cache丢失时存取时间= 50 + 31 *5 + 2.5 = 207.5 ns

平均存取时间= 2.5 * 0.97 + 207.5 *0.03 = 8.65 ns

因此降低了平均存取时间。

4.22

字在Cache的概率= 0.9，存取时间= 20 ns

字在主存的概率= 0.1 *0.6 = 0.06，存取时间= 60 + 20 = 80 ns

字在磁盘的概率= 0.1 * 0.4 = 0.04，存取时间= 12 + 60 +20 = 92 ns

平均存取时间= 20 * 0.9 + 80 * 0.06 + 92 * 0.04 = 26.48 ns

4.24

（a）时钟周期T = 1 / f = 1 / 16.67M =60 ns

存储器周期= 2T*0.9 + 3T * 0.1 = 126 ns

（b）2T*0.9 + 5T * 0.1 = 138 ns

4.25

（a）1M * 2 * 300 / 109 = 60%

（b）假设Cache的存取时间为x ns

总线利用率= (0.5 *2 *x + 0.5 * 2 *300) *1M /109 =(x + 300) /1000 知x<300，故总线利用率< 60%

若x<<300，则总线利用率~30%

4.26

（a）T a = W * (T c + T b) + (1 - W) * [ T c + ( 1 - H ) * T m ]

（b）T a =W b * ( T c + T m )

4.27

T a = H1 * T c1 + (H2– H1) * T c2 + (1 – H2) * (T m + T c1)

4.28

（a）1 + 4 =5时钟周期

（b）

（c）1 + 4 * 4 = 17时钟周期

4.29

行大小为一个字时，突发式和非突发式传送的平均读丢失代价相同：

3.2% * 5 = 0.16时钟周期

行大小为四个字时，突发式：1.1% * 17 = 0.187时钟周期

第五章

1，ROM存储器读/写位数往往不止一位

2，一个周期内用9.6纳秒刷新，百分比为3.84%

3，周期为100ns

4，作图题（由于没办法转成电子档，在此略）

5，

6，A：存储周期

B：8

7，（a）a~f 写模式；g~m 读模式

(b)1111,1110,1101,1100,1011,1010

(c)H I J K L M

D1 0 0 0 1 1 0

D2 1 1 1 0 1 0

D3 0 0 0 1 1 1

D4 0 1 0 1 0 1

8, 作图题（由于没办法转成电子档，在此略）

9, 总共需要的芯片数为64，故fit之和为64*2000

Mtbf=1/fit(∑)=1*10*9/64*2000=7812小时

10, 若校验码出错，则在故障字中仅有1位为1，且的位置对应出错校验码。

11，8位字应采用4位校验位

参考图5.9

得C1=0

C2=1

C3=0

C4=0

故最后相应校验位位0010

12，0111与1101做异或运算得1010 故第10位即第6位数据位出错，取反得00011001. 13，1024位需要11位校验位

14，C1=1

C2=0

C3=0

C4=1

C5=0

第六章

6.1 a. j/N b. K/N-K

6.2 T A=Ts+n/Nr

6.3 150ms

4.17ms

0.14ms

154.31ms

6.4 需要8面，782面磁道，75000个扇区

6.5 与不用条带划分的磁盘阵列相比，它仍然改进了I/O请求的性能。当条带容量相对大些后，单个I/O请求只涉及一个磁盘存取，则多个等待I/O的请求能并行处理，这样就减少了每个请求的排队时间。

计算机体系结构试题库—简答题

计算机体系结构试题库 简答题（100题） 1．简述CISC结构计算机的缺点。 答： ●在CISC结构的指令系统中，各种指令的使用频率相差悬殊。据统计，有20％的指 令使用频率最大，占运行时间的80％。也就是说，有80％的指令在20％的运行时 间内才会用到。 ●CISC结构指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制 时间和成本，而且还容易造成设计错误。 ●CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。 ●CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。 ●在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计 算机体系结构技术（如流水技术）来提高系统的性能。 2．RISC结构计算机的设计原则。 答： A.选取使用频率最高的指令，并补充一些最有用的指令； B.每条指令的功能应尽可能简单，并在一个机器周期内完成； C.所有指令长度均相同； D.只有load和store操作指令才访问存储器，其它指令操作均在寄存器之间进行； E.以简单有效的方式支持高级语言。 3．影响现代微处理器主频提升的主要原因由哪些？ 答：线延迟、功耗。 4．指令集格式设计时，有哪三种设计方法？ 答：固定长度编码、可变长编和混合编码）三种设计方法。

5．简述存储程序计算机（冯·诺依曼结构）的特点。 答： （1）机器以运算器为中心。 （2）采用存储程序原理。 （3）存储器是按地址访问的、线性编址的空间。 （4）控制流由指令流产生。 （5）指令由操作码和地址码组成。 （6）数据以二进制编码表示，采用二进制运算。 6．在进行计算机系统设计时，一个设计者应该考虑哪些因素对设计的影响？ 答： 在进行计算机系统设计时，设计者应该考虑到如下三个方面因素的影响： ●技术的发展趋势； ●计算机使用的发展趋势； ●计算机价格的发展趋势。 7．简述程序翻译技术的特点。 答： 翻译技术是先把N+1级程序全部变换成N级程序后，再去执行新产生的N级程序，在执行过程中N+1级程序不再被访问。 8．简述程序解释技术的特点。 答： 解释技术是每当一条N+1级指令被译码后，就直接去执行一串等效的N级指令，然后再去取下一条N+1级的指令，依此重复进行。 9．经典体系结构的定义是什么？ 计算机体系结构是机器级程序员所看到的计算机的属性，即概念性结构与功能特性。10．“线延迟墙”指的是什么？

计算机组织与体系结构实验报告

《计算机组织与体系结构》 实验报告 学号： XXX 姓名：XXX 班级：XXX 指导教师：XXX 时间: 2013年01月 中国矿业大学计算机学院

目录 一基本运算器实验 (2) 1、实验目的 (2) 2、实验设备 (2) 3、实验原理 (2) 4、实验步骤 (3) 5、实验结果 (5) 5、实验体会 (5) 二微程序控制实验 (6) 1、实验目的 (6) 2、实验设备 (6) 3、实验原理 (6) 4、实验步骤 (12) 5、实验体会 (13) 三CPU与简单模型机设计实验 (13) 1、实验目的 (13) 2、实验设备 (13) 3、实验原理 (13) 4、实验步骤 (18) 5、实验流图 (21) 6、实验体会 (25)

实验一基本运算器实验 1. 实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 2. 实验设备 PC机一台，TD-CMA实验系统一套。 3.实验原理 本实验的原理如下图所示： 运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片FPGA中。 逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。图中显示的是一个4X4的矩阵（系统中是一个8X8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。

计算机体系结构解

计算机体系结构解

————————————————————————————————作者：————————————————————————————————日期：

第一章计算机组成原理 本部分要求掌握计算机方面的基础知识，包括计算机的发展、计算的系统组成、基本组成和工作原理、计算机的数制数据表示以及运算校验、指令系统以及计算机系统的安全等基础性的知识。内容多而且复杂，尤其是有关计算机硬件方面的内容，很细而且灵活性不高，知识量相当大，掌握这部分一定要多下功夫，学会取舍、把握重点、抓住要害。 1.1 考试大纲及历年考题知识点 1.1.1 大纲要求 考试要求： 1 掌握数据表示、算术和逻辑运算； 2 掌握计算机体系结构以及各主要部件的性能和基本工作原理考试范围 1 计算机科学基础 1.1 数制及其转换二进制、十进制和十六进制等常用制数制及其相互转换 1.2 数据的表示 ?数的表示（原码、反码、补码、移码表示，整数和实数的机内表示，精度和溢出）?非数值表示（字符和汉字表示、声音表示、图像表示） ?校验方法和校验码（奇偶校验码、海明校验码、循环冗余校验码） 1.3 算术运算和逻辑运算 ?计算机中的二进制数运算方法 ?逻辑代数的基本运算和逻辑表达式的化简 2．计算机系统知识 2.1 计算机系统的组成、体系结构分类及特性 ?CPU 和存储器的组成、性能和基本工作原理 ?常用I/O 设备、通信设备的性能，以及基本工作原理 ?I/O 接口的功能、类型和特性 ?I/O 控制方式（中断系统、DMA、I/O 处理机方式） ?CISC/RISC，流水线操作，多处理机，并行处理 2.2 存储系统 ?主存-Cache 存储系统的工作原理 ?虚拟存储器基本工作原理，多级存储体系的性能价格 ?RAID 类型和特性 2.3 安全性、可靠性与系统性能评测基础知识 ?诊断与容错 ?系统可靠性分析评价 ?计算机系统性能评测方式 1.2 计算机科学基础 1.2.1 数制及其转换 1、R 进制转换成十进制的方法按权展开法:先写成多项式,然后计算十进制结果. 举例： (1101.01)2=1×2^3+1×2^2+0×2^1+1×2^0+ 0×2^-1+1×2^-2 =8+4+1+0.25=13.25 (237)8=2×8^2+3×8^1+7×8^0 =128+24+7=159 (10D)16=1×16^2+13×16^0=256+13=269

计算机组成与结构

第1章计算机组成与体系结构 根据考试大纲，本章内容要求考生掌握3个知识点。 （1）构成计算机的各类部件的功能及其相互关系； （2）各种体系结构的特点与应用（SMP、MPP）； （3）计算机体系结构的发展。 1.1 计算机体系结构的发展 冯·诺依曼等人于1946年提出了一个完整的现代计算机雏形，它由运算器、控制器、存储器和输入/输出设备组成。现代的计算机系统结构与冯·诺依曼等人当时提出的计算机系统结构相比，已发生了重大变化，虽然就其结构原理来说，占有主流地位的仍是以存储程序原理为基础的冯·诺依曼型计算机，但是，计算机系统结构有了许多改进，主要包括以下几个方面。 （1）计算机系统结构从基于串行算法改变为适应并行算法，从而出现了向量计算机、并行计算机、多处理机等。 （2）高级语言与机器语言的语义距离缩小，从而出现了面向高级语言机器和执行高级语言机器。 （3）硬件子系统与操作系统和数据库管理系统软件相适应，从而出现了面向对象操作系统机器和数据库计算机等。 （4）计算机系统结构从传统的指令驱动型改变为数据驱动型和需求驱动型，从而出现了数据流计算机和归约机。 （5）为了适应特定应用环境而出现了各种专用计算机。 （6）为了获得高可靠性而研制容错计算机。 （7）计算机系统功能分散化、专业化，从而出现了各种功能分布计算机，这类计算机包括外围处理机、通信处理机等。 （8）出现了与大规模、超大规模集成电路相适应的计算机系统结构。 （9）出现了处理非数值化信息的智能计算机。例如自然语言、声音、图形和图像处理等。 1.2 构成计算机的各类部件的功能及其相互关系 计算机由控制器、运算器、存储器、输入设备和输出设备组成。

计算机体系结构期末考试试题及答案

填空题 1.从2002年以来，计算机性能的年增长率下降到了约30％。其主要原因是：①大功耗问题； ②可以进一步有效地开发的指令级并行性已经很少；③存储器访问速度的提高缓慢。 2. 可移植性是指一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。实现可移植性的常用方法有3种：系列机，模拟和仿真，统一高级语言。 2.通用寄存器型指令集结构计算机在灵活性和提高性能方面有明显的优势。主要体现在①寄存器的访问 速度比存储器快；②对编译器而言，能更加容易有效地分配和使用寄存器；③寄存器可以用来存放变量。 3.MIPS的数据寻址方式只有立即数寻址和偏移量寻址。 4.向量处理机的结构由所采用的向量处理方式决定。有两种典型的结构；存储器-存储器型结构和寄存器-寄存器型结构。 5.Cache-主存层次的工作由硬件实现，对系统程序员是透明的。 6.降低Cache不命中率最直接的方法是增加Cache的容量。不过，这种方法不但会增加成本，而且还可能增加命中时间，这种方法在片外Cache中用得比较多。 7.大多数磁盘阵列的组成可以由以下两个特征来区分：数据交叉存放的粒度、冗余数据的计算方法以及在磁盘阵列中的存放方式。 8.时延和带宽是用来评估互连网络性能的两个基本指标。时延包括通信时延和网络时延。 9.计算机系统可分为SISD、SIMD、MISD和MIMD四类，许多早期并行处理机是SIMD计算机，近年来，MIMD已经成为通用多处理机系统结构的选择。这是因为MIMD具有灵活性，并且MIMD 能充分利用现有微处理器的性价比优势。 判断题 1.从计算机语言的角度，系统结构把计算机系统按功能划分成多级层次结构，其中，第2级是操作系统虚拟机，第３级是汇编语言虚拟机。（错） 2.计算机系统中提高并行性的3种途径中，资源重复是在并行性概念中引入时间因素，加快硬件周转而赢得时间。（错） 3.指令集结构中采用多种寻址方式可能会增加实现的复杂度和使用这些寻址方式的指令的CPI。（对） 4.指令条数多，通常超过200条，是设计RISC的原则之一。（错） 5.根据流水线中各功能段之间是否有反馈回路，可把流水线分为线性流水线和非线性流水线。（对） 6.在多级存储体系中，“主存一辅存”层次的存储管理实现主要由软件实现。（对） 7.失效率和平均访存时间都可评价存储系统的性能，它们都和机器的硬件速度有关。(错) 8.RAID的特点有容量大，速度快、可靠性高，同时保存数据无冗余信息。(对) 9.在多处理机的互连网络中，交叉开关网络属于动态互连网络。（对） 10.机群是一种价格低廉、易于构建、可扩缩性极强的并行计算机系统。（对） 名词解释 1.RISC 精简指令集计算机是一种执行较少类型计算机指令的微处理器 2.请求字优先 调块时，首先向存储器请求CPU所要的请求字。请求字一旦到达，就立即送往CPU，让CPU继续执行，同时从存储器调入该块的其余部分。 3.单一系统映像

计算机系统结构有详细答案

(仅供参考，不作为考试标准)， 选择题分，每题分)2(30计算机系统结构设计者所关心的是________所看到的的计算机结构。 A)硬件设计人员B)逻辑设计人员 D)高级语言程序员C)机器语言或汇编语言程序员 。意________，应当注提系在计算机统设计时，为了高系统性能度的令执行速快A)加经常性使用指大的指令特B)要别精心设计少量功能强数的占减少在数量上很小比例的指令条C)要度D)要加快少量指令的速 。的问题统中因________而导致系主重叠寄存器技术要用于解决在RISC 流水线影A)JMP指令响保护令B)CALL指的现场问存储器不便来只C)有LOAD和STORE指令带的访度速器访问D)存储 ________ 效率高计为使流水算机运行要A)各过程段时间不同B)连续处理的任务类型应该不同 D)连续处理的任务数尽可能少C)连续处理的任务类型应该相同 栈型替是的________。换算法堆不属于B)近期最少A)近期最使用法久未用法 D)页面失效频率法出进C)先先法 象联组，相映的优点。是________象联全与相映相比B)块冲突概率低C)命中率高D)主存利用率小录A)目表高 是方好关相指除中叠次一重消令最的法________。B)设相关专用令指改准A)不修通路 令指条下析分后推C) 令指条下行执后推D) 流的用采，时关据数到，中作水操遇相________。有法办解决器译编化优A)用办的排新重令指过通，测检序法据数B)向定重技术 C)延迟转移技术 D)加快和提前形成条件码 经多级网络串联来实现全排列网络，只能用________。 A)多级立方体网络B)多级PM2I网络 D)上述多级混洗交换网络任何网络C) 序传送的________。是以虫蚀寻径流水方式在各寻径器是顺B)包A)消息C)片节D)字 ________ 处理机超标量作指条令部件个B) 只有一操期A)在一个时钟周内分时发射多多钟C)在一个时周期内同时发射条指令件有只一个取指部D)

计算机体系结构试题汇总

计算机系统结构 姓名：学号： 一、简答题（每小题10分，共20分） 1．简述使用物理地址进行DMA存在的问题，及其解决办法。 2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。 二、（60分）现有如下表达式： Y＝a ×X 其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。 1．请写出实现该表达式的MIPS代码。 2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS 代码（非流水化实现）的执行时间。 3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。 4．根据3的结果说明流水线相关对CPU性能的影响。 三、（20分）请分析I/O对于性能的影响有多大？假设： 1．I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。 2．Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。 3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache 的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。如果替换块被修改过，则再加上30个周期用于写回主存。计算机平均每1百万个周期处理一页。

计算机组成与系统结构常见选择题

一、选择题（50分，每题2分，正确答案可能不只一个，可单选或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯诺伊曼、存储程序）体系结构的计算机把程序及其操作数据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 年开始出现的第二代计算机，使用（晶体管）作为电子器件。 年代中期开始出现的第三代计算机，使用（小规模集成电路、中规模集成电路）作为电子器件。 年代开始出现的第四代计算机，使用（大规模集成电路、超大规模集成电路）作为电子器件。 存储器在产生替换时，可以采用以下替换算法：（LFU算法、LRU算法、随机替换）。 的功能由（硬件）实现，因而对程序员是透明的。 是介于CPU和（主存、内存）之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。 由高速的（SRAM）组成。 的基本功能包括（程序控制、操作控制、时间控制、数据加工）。的控制方式通常分为：（同步控制方式、异步控制方式、联合控制方式）反映了时序信号的定时方式。 的联合控制方式的设计思想是：（在功能部件内部采用同步控制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 的同步控制方式有时又称为（固定时序控制方式、无应答控制方式）。 的异步控制方式有时又称为（可变时序控制方式、应答控制方式）。

计算机体系结构参考1

第一题选择题 1．SIMD是指（B） A、单指令流单数据流 B、单指令流多数据流 C、多指令流单数据流 D、多指令流多数据流 2．下列那种存储设备不需要编址？D A. 通用寄存器 B. 主存储器 C. 输入输出设备 D. 堆栈 3．按照计算机系统层次结构，算术运算、逻辑运算和移位等指令应属于（A）级机器语言。 A、传统机器语言机器 B、操作系统机器 C、汇编语言机器 D、高级语言机器 4．早期的计算机系统只有定点数据表示，因此硬件结构可以很简单。但是这样的系统有明显的缺点，下面哪一个不是它的缺点：B A．数据表示范围小 B．单个需要的计算时钟周期多 C．编程困难 D．存储单元的利用率很低 7．下面哪个页面替换算法实际上是不能够实现的？D A）随机页面替换算法 B）先进先出替换算法 C）最久没有使用算法 D）最优替换算法

9．指令优化编码方法，就编码的效率来讲，那种方法最好？C A. 固定长度编码 B. 扩展编码法 C. huffman编码法 D. 以上编码都不是 10．在早期冯·诺依曼计算机特征中，机器以（C）为中心。 A、存储器 B、输入输出设备 C、运算器 D、控制器 1.RISC 计算机的指令系统集类型是( C ) 。 A. 堆栈型 B. 累加器型 C. 寄存器—寄存器型 D. 寄存器- 存储器型 2、相联存储器的访问方式是( D )。 A．先进先出顺序访问 B．按地址访问 C．无地址访问 D．按内容访问 3、假设—条指令的执行过程可以分为“取指令”、“分析”和“执行”三段，每—段分别只有—个部件可供使用，并且执行时间分别为Δt、2Δt和3Δt，连续执行n条指令所需要花费的最短时间约为( C )。 （假设“取指令”、“分析”和“执行”可重叠，并假设n足够大） A．6 nΔt B．2 nΔt C．3 nΔt D．nΔt 6、下列计算机不属于RISC计算机的是（C ）。 A．SUN：Ultra SPARC

计算机系统结构期末考试试题及其答案

计算机系统结构期末考试试题及其答案

《计算机系统结构》期末考试试卷A 卷第 2 页 共 24 页 计算机科学系《计算机系统结构》期末考试试卷（A 卷） 2、此试卷适用于计算机科学与技术本科专业。 一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指 令，是属于（ B ） A.目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透 明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间固定，组内任何虚页可装入任何实页位

置 D.组间可任意装入，组内是固定装入 4、( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D.阵列处理机 5、多处理机上两个程序段之间若有先写 后读的数据相关，则（B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、计算机使用的语言是（B） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 7、指令执行结果出现异常引起的中断是 （C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 《计算机系统结构》期末考试试卷A卷第 3 页共 24 页

完整版计算机体系结构课后习题原版答案_张晨曦著

第1章计算机系统结构的基本概念 (1) 第2章指令集结构的分类 (10) 第3章流水线技术 (15) 第4章指令级并行 (37) 第5章存储层次 (55) 第6章输入输出系统 (70) 第7章互连网络 (41) 第8章多处理机 (45) 第9章机群 (45) 第1章计算机系统结构的基本概念 1.1 解释下列术语 层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。 虚拟机：用软件实现的机器。 翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。

解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。 计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。 在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。 计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。 计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。 系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。 Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。 程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。

计算机体系结构模拟试题二汇总

模拟试题二 课程名称计算机系统结构适用班级： 考试时间120分钟班级学 号姓名 一、单项选择题(本大题共10小题，每小题2分，共20分。在每小题的四个备选答案中选出一个符合题意的，并将其前面的序号填在题后的括号内。) 1.输入输出系统硬件的功能对（）是透明的。 ①操作系统程序员②应用程序员③系统结构设计人员④机器语言程序设计员 2."启动I/O"指令是主要的输入输出指令，是属于（） ①目态指令②管态指令③目态、管态都能用的指令④编译程序只能用的指令 3.全相联地址映象是指（） ①任何虚页都可装入主存中任何实页的位置 ②一个虚页只装进固定的主存实页位置 ③组之间是固定的，而组内任何虚页可以装入任何实页位置 ④组间可任意装入，组内是固定装入 4.（）属于MIMD系统结构。 ①各处理单元同时受同一个控制单元的管理 ②各处理单元同时接受同一个控制单元送来的指令 ③多处理机和多计算机系统 ④阵列处理机 5.在下列方法中，指令并行度不能大于1的是（）。 ①超级流水②超标量③超长指令字④标量流水线 6.设16个处理器编号分别为0，1，2，…，15用Cube3互联函数时，第10号处理机与第( )

号处理机相连. ①11 ②8 ③l4 ④2 7.若输入流水线的指令既无局部性相关，也不存在全局性相关，则（） ①可获得高的吞吐率和效率②流水线的效率和吞吐率恶化 ③出现瓶颈④可靠性提高 8.对于共享主存的多处理机系统，在各个CPU都带有自己的Cache的情况下，为保证处理机所带Cache的一致性，可采用的方法有（） ①写直达法②写回法③播写法④堆栈法 9.下面哪种相关不是流水线顺序流动方式所具有的（） ①数据相关②指令相关③先读后写④先写后读 10.下面关于Omega网络和多级立方体网络的说法错误的是（） ①Omega网络采用四功能单元 ②Omega网络和多级立方体网络的控制方式是不一样的 ③Omega网络可以实现一个处理单元与多个处理单元的同时连接 ④Omega网络和多级立方体网络的级编号顺序正好相反。 二、填空题(本大题共10小题，每小题1分，共10分。把答案填在题中横线上。) 1.为提高计算机系统的并行性，可通过的技术途径有__________、资源重复和资源共享。 2.按弗林(Michael J.Flynn)的观点，计算机系统可分为SISD、、MISD 和MIMD四大类。 3.为提高访Cache的命中率，Cache的预取算法可以有恒预取法和___________预取法。 4.衡量主存性能的指标是访问时间、存储周期和__________。 5.要实现两条指令在时间上重叠解释，首先是以增加硬件为代价的，其次，还要处理好指令之间可能存在的。 6.互连网络的交换方法主要有线路交换、包交换、线路/包交换，SIMD互连网络多采用交换，多处理机常采用包交换。 7.为同时解释相邻两条或多条指令，常用的控制方式是重叠和____________。 8.数组多路通道与设备之间的数据传送的基本单位是_____。 9.多级互连网络的交换开关控制方式主要有三种，分别是______、单元控制和部分级控制。 10.多处理机系统按照连接的紧密程度主要分两大类，分别是___________和松散耦合多处理

计算机组成与体系结构复习大纲2016

《计算机组成与系统结构》考试大纲 第1章计算机系统概论 本章的学习目的：初步了解计算机系统的组成和计算机的工作过程，掌握常用的概念、名词术语，为以后各章的学习打下基础。 本章要掌握的主要内容： 1.计算机系统是由硬件和软件两大部分组成的，硬件是物质基础，软件是解题的灵魂。弄清硬件和软件的概念。 2.计算机硬件系统所包含的主要部分，各部分的功能及其组成框图。 3.计算机的工作过程，主要是周而复始地取出指令、解释指令和执行指令的过程。而指令周期是指取出指令和执行指令所需的时间。它包括取出指令、解释指令和执行指令两个阶段。 4.冯·诺依曼计算机的设计思想是采用二进制表示各种信息以及存储程序和程序控制。存储程序的概念是将解题程序（连同必须的原始数据）预先存入存储器；程序控制是指控制器依据所存储的程序控制全机自动、协调地完成解题任务。存储程序和程序控制统称为存储程序控制。它是电子数字计算机与其他计算工具的最大区别，是电子计算机之所以能高速进行大量计算工作的基础。 5.控制器和运算器合称为中央处理器CPU，当前CPU芯片还集成有存储管理部件、Cache等；CPU和内存储器合称为计算机主机。 6.指令字和数据均以二进制代码的形式存入存储器，计算机是如何区分出指令和数据的。 7.计算机系统的主要性能指标：字长、存储容量、运算速度等。 8.计算机的运算速度是指它每秒钟执行指令的条数。单位是MIPS（百万条指令每秒） ∑=? = n i i i m t f V 1 1 式中，n—指令的种类 f i —第i种指令在程序中出现的频度（%） t i —第i种指令的指令周期 9.计算机系统按功能划分，通常为五级的层次结构：依次是微程序设计级、一般机器级、操作系统级、汇编语言级和高级语言级，每一级都可进行程序设计。 10.软件和硬件在逻辑功能的等效性及其例子。 11.本章主要的术语及概念：

计算机系统结构试题及答案

计算机系统结构复习题 单选及填空： 计算机系统设计的主要方法 1、由上往下的设计（top-down） 2、由下往上的设计（bottom-up） 3、从中间开始（middle-out） Flynn分类法把计算机系统的结构分为以下四类： （1）单指令流单数据流 （2）单指令流多数据流 （3）多指令流单数据流 (4) 多指令流多数据流 堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。 累加器型机器：CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。 名词解释： 虚拟机：用软件实现的机器叫做虚拟机，但虚拟机不一定完全由软件实现，有些操作可以由硬件或固件（固件是指具有软件功能的固件）实现。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机：它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率：在单位时间流水线所完成的任务数量或输出结果的数量。 指令的动态调度：

是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度： 是指依靠编译器对代码进行静态调度，以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量： 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定，依代码的具体情况而定，但有个上限。 超流水：在一个时钟周期分时流出多条指令。 多级存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，各存储器之间一般满足包容关系，即任何一层存储器中的容都是其下一层（离CPU更远的一层）存储器中容的子集。目标是达到离CPU最近的存储器的速度，最远的存储器的容量。 写直达法： 在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。写回法： 只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。 集中式共享多处理机： 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成，各处理器共享一个集中式的物理存储器，这个主存相对于各处理器的关系是对称的， 分布式共享多处理机： 它的共享存储器分布在各台处理机中，每台处理机都带有自己的本地存储器，组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址，在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起，每台处理机除了能访问本地存储器外，还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性： 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 写作废协议： 在处理器对某个数据项进行写入之前，它拥有对该数据项的唯一的访问权 。 写更新协议： 当一个处理器对某数据项进行写入时，它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群：是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构

《_计算机组成与系统结构》考试试卷

学试卷 院（系、部） 专业 班级 姓名 学号 …… .… … … … … …… … … … … .密… … … … … … … … … …… … … … … 封 … … … … …… . . …… … … … ……. . 线… … … … … … … … … … … … … … . . 计算机组成与系统结构考试试卷 一． 填空题 (填空每空1分，共10分；选择填空每空2分，共20分) 1．计算机系统中的存贮器系统是指___D ___。 A RAM 存贮器 B ROM 存贮器 C 主存贮器 D cache 、主存贮器和外存贮器 2．某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为___B ___。 A +（1 – 2-32） B +（1 – 2-31） C 2-32 D 2-31 3．算术 / 逻辑运算单元74181ALU 可完成___C ___。 A 16种算术运算功能 B 16种逻辑运算功能 C 16种算术运算功能和16种逻辑运算功能 D 4位乘法运算和除法运算功能 4．存储单元是指___B ___。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 5．相联存贮器是按___C ___进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 6．变址寻址方式中，操作数的有效地址等于___C ___。 A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量） C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量） 7．以下叙述中正确描述的句子是：___D ___。 A 同一个CPU 周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU 周期中，不可以并行执行的微操作叫相容性微操作 C 同一个CPU 周期中，可以并行执行的微操作叫相斥性微操作 D 同一个CPU 周期中，不可以并行执行的微操作叫相斥性微操作 8．计算机使用总线结构的主要优点是便于实现积木化，同时___C ___。 A 减少了信息传输量 B 提高了信息传输的速度 C 减少了信息传输线的条数

-计算机系统结构(有详细答案)

(仅供参考，不作为考试标准)， 选择题(30分，每题2分) 计算机系统结构设计者所关心的是________所看到的的计算机结构。 A)硬件设计人员B)逻辑设计人员 C)机器语言或汇编语言程序员D)高级语言程序员 在计算机系统设计时，为了提高系统性能，应当注意________。 A)加快经常性使用指令的执行速度 B)要特别精心设计少量功能强大的指令 C)要减少在数量上占很小比例的指令的条数 D)要加快少量指令的速度 重叠寄存器技术主要用于解决在RISC系统中因________而导致的问题。 A)JMP指令影响流水线 B)CALL指令的现场保护 C)只有LOAD和STORE指令带来的访问存储器不便 D)存储器访问速度 为使流水计算机运行效率高________ A)各过程段时间要不同B)连续处理的任务类型应该不同 C)连续处理的任务类型应该相同D)连续处理的任务数尽可能少不属于堆栈型替换算法的是________。 A)近期最少使用法B)近期最久未用法 C)先进先出法D)页面失效频率法 与全相联映象相比，组相联映象的优点是________。 A)目录表小B)块冲突概率低C)命中率高D)主存利用率高"一次重叠"中消除"指令相关"最好的方法是________。 A)不准修改指令B)设相关专用通路 C)推后分析下条指令D)推后执行下条指令 流水操作中，遇到数据相关时，采用的解决办法有________。 A)用优化编译器检测，通过指令重新排序的办法 B)数据重定向技术 C)延迟转移技术 D)加快和提前形成条件码 经多级网络串联来实现全排列网络，只能用________。 A)多级立方体网络B)多级PM2I网络 C)多级混洗交换网络D)上述任何网络 虫蚀寻径以流水方式在各寻径器是顺序传送的是________。 授课：XXX

计算机组成与系统结构课后答案全

第 1 章习题答案 5．若有两个基准测试程序P1和P2在机器M1和M2上运行，假定M1和M2的价格分别是5000元和8000元，下表给出了P1和P2在M1和M2上所花的时间和指令条数。 请回答下列问题： （1）对于P1，哪台机器的速度快？快多少？对于P2呢？ （2）在M1上执行P1和P2的速度分别是多少MIPS？在M2上的执行速度又各是多少？从执行速度来看，对于P2，哪台机器的速度快？快多少？ （3）假定M1和M2的时钟频率各是800MHz和，则在M1和M2上执行P1时的平均时钟周期数CPI各是多少？ （4）如果某个用户需要大量使用程序P1，并且该用户主要关心系统的响应时间而不是吞吐率，那么，该用户需要大批购进机器时，应该选择M1还是M2？为什么？（提示：从性价比上考虑）（5）如果另一个用户也需要购进大批机器，但该用户使用P1和P2一样多，主要关心的也是响应时间，那么，应该选择M1还是M2？为什么？ 参考答案： （1）对于P1，M2比M1快一倍；对于P2，M1比M2快一倍。 （2）对于M1，P1的速度为：200M/10=20MIPS；P2为300k/=100MIPS。 对于M2，P1的速度为：150M/5=30MIPS；P2为420k/=70MIPS。 从执行速度来看，对于P2，因为100/70=倍，所以M1比M2快倍。 （3）在M1上执行P1时的平均时钟周期数CPI为：10×800M/(200×106)=40。 在M2上执行P1时的平均时钟周期数CPI为：5×(150×106)=40。 （4）考虑运行P1时M1和M2的性价比，因为该用户主要关心系统的响应时间，所以性价比中的性能应考虑执行时间，其性能为执行时间的倒数。故性价比R为： R=1/(执行时间×价格) R越大说明性价比越高，也即，“执行时间×价格”的值越小，则性价比越高。 因为10×5000 > 5×8000，所以，M2的性价比高。应选择M2。 （5）P1和P2需要同等考虑，性能有多种方式：执行时间总和、算术平均、几何平均。 若用算术平均方式，则：因为(10+/2×5000 > (5+/2×8000，所以M2的性价比高，应选择M2。 若用几何平均方式，则：因为sqrt(10× ×5000 < sqrt(5××8000，所以M1的性价比高，应选择M1。 6．若机器M1和M2具有相同的指令集，其时钟频率分别为1GHz和。在指令集中有五种不同类型的指令 请回答下列问题： （1）M1和M2的峰值MIPS各是多少？ （2）假定某程序P的指令序列中，五类指令具有完全相同的指令条数，则程序P在M1和M2上运行时，哪台机器更快？快多少？在M1和M2上执行程序P时的平均时钟周期数CPI各是多少？

计算机体系结构名词解释总汇

集中式共享存储器结构（centralized shared memory architecture）：这类多处理机在目前至多有几十个处理器，可通过大容量的cache和总线互连使各处理器共享一个单独的集中式存储器。 物理上分离的多个存储器可作为一个逻辑上共享的存储空间进行编址，每个处理器可以访问任何一个其他的局部存储器。这类机器的结构被称为分布式共享存储器（DSM，distributed shared memory）或可缩放共享存储器（SSM，scalable shared memory）体系结构。 整个地址空间由多个独立的地址空间构成，它们在逻辑上也是独立的，远程的处理器不能对其直接寻址。在这种机器的不同处理器中，相同的物理地址指向不同存储器的不同单元，每一个处理器、存储器模块实际上是一个单独的计算机，因而这种机器也称为多计算机（multicomputers）。 通讯延迟：发送开销＋跨越时间＋传输延迟＋接收开销。 迁移是把远程的共享数据项的拷贝放在一个本处理器局部的cache中使用，从而可降低对远程共享数据的访问延迟。 复制是把多个处理器需要同时读取的共享数据项的拷贝放在各自局部cache中使用，复制不仅降低了访存的延迟，也减少了访问共享数据时的产生的冲突。 目录（directory）：物理存储器中用来保存共享数据块的状态及相关信息的数据结构。 监听（snooping）：每个cache除了包含物理存储器中块的数据拷贝外，也保存着各个块的共享状态信息。Cache通常连在共享存储器的总线上，各个cache控制器通过监听总线来判断它们是否有总线请求的数据块。 在一个处理器写某个数据项之前保证它对此数据项有唯一的访问权，对应这种方法的协议称为写作废（write invalidate）协议。cache块拥有唯一的拷贝的处理器通常称为这个cache 块的拥有者（ower）。处理器的写操作使其成为对应cache块的拥有者。 原子性（atomic），即操作运行过程中不能被打断，例如将写失效的检测、申请总线连接、接收响应作为一个单独的原子操作。基于目录的相关性协议称为全映射（full map）。 原子交换（atomic change）：将一个存储单元的值和一个寄存器的值进行交换。建立一个锁，锁值为0表示开锁，为1表示上锁。 旋转锁是指处理器环绕一个锁不停地旋转而试图获得该锁。 栅栏（barrier）同步：是一个同步操作，它强制所有到达该栅栏的进程进行等待，直到全部的进程到达栅栏，然后释放全部的进程，从而形成同步。 组合树是多个请求在局部结合起来形成树的一种分级结构，它降低冲突的原因是将大冲突化解成为并行的多个小冲突。排队记录等待的进程，当锁释放时送出一个已确定的等待进程，这种机制称为排队锁（queuing lock）。一个处理器对变量的写和另一个处理器对该变量的访问（读或写）由一对同步操作分开，其中一个在写操作后执行，另一个在别的处理机访问之前执行，则称数据访问有序。 无同步操作排序变量可能提前被刷新，这种情况称为数据竞争（data race），从而对于同步的程序可称之为无数据竞争（data－race－free）。 称与解锁相对应的同步操作为释放（release）与加锁相对应的则称为获取（acquire）。防护（fence）是计算过程中的固定点，用来保证无读或写穿过防护点。预取能返回最新数据值，并且保证对数据实际的存储器访问返回的是最新的数据项，则被称为非绑定的（nonbinding）。 互连网络是将集中式系统或分布式系统中的结点连接起来所构成的网络，这些结点可能是处理器、存储模块或其它设备，它们通过互连网络进行信息交换。静态网络由点和点直接相连而成，这种连接方式在程序执行过程中不会改变。 动态网络是用开关通道实现的，它可动态地改变结构，使其与用户程序中通信要求匹配。